



PCU9669

Parallel bus to 1 channel Fm+ and 2 channel UfM I²C-bus controller

Rev. 2 – 2011 年 7 月 1 日

製品データシート

この日本語訳資料は、参考資料としてご提供しております。英語版のオリジナル資料は頻繁に更新されます。最終的なご確認は最新の英語版データシートをご参照ください。

1. はじめに

PCU9669 は高度なシングルマスタモード I²C バスコントローラで、データ集約型の I²C バスデータ伝送用にデザインされた第 4 世代のバスコントローラです。PCU9669 には 3 つの独立した I²C バスチャネルがあり、1 つはオープンドレイン構成の Fast-mode Plus (Fm+) を使用し、データレートは最大 1 Mbits/s、他の 2 つは大容量の伝送のみを対象としたプッシュプル構成の新しい Ultra Fast-mode (UFm) バスを使用し、データレートは最大 5 Mbits/s です。各チャネルには 4352 バイトの大きなデータバッファがあり、PCU9669 は大量のシリアルデータの送受信が求められるあらゆる CPU に理想的なソリューションを提供します。各チャネルには 4352 バイトの大きなデータバッファがあり、PCU9669 は最低限の干渉で大量のシリアルデータの送受信が求められるあらゆる CPU に理想的なソリューションを提供します。

PCU9669 は I²C バスプロトコルコンバータへの 8-bit パラレルバスで、CPU からの干渉なしに 1 つのシリアルシーケンスで最大 64 スレーブまでと通信できるように設定できます。またこのコントローラにはシーケンスループコントロール機能があり、格納されているシーケンスを自動的に再伝送できます。

PCU9669 では、オンボードオシレータと PLL によって I²C バス用のクロックおよびシーケンスルーピングで使用するインターバルタイマーを生成できます。この機能によって、フォルトトレラントアプリケーションでデータの更新が必要な場合の CPU のオーバーヘッドが大幅に軽減されます。

PCU9669 の外部トリガー入力によって、外部イベントとの間でデータの同期化ができます。トリガーシグナルは、I²C バスを通じて格納されているシーケンスを再伝送するレートをコントロールします。

エラーレポートはトランザクションレベル、チャネルレベル、コントローラレベルで処理され、シンプルな割り込みツリーと割り込みマスクによって、割り込み管理をさらにカスタマイズできます。

コントローラとパラレルバスのインターフェースは 3.3 V で動作します。ロジックレベルは専用の V_{DD(I/O)} 入力ピンを基準にします (範囲は 3.0 V から 5.5 V)。

2. 特徴およびメリット

- パラレルバスから I²C バスへのプロトコルコンバータおよびインターフェース
- 5 Mbit/s の単方向データ伝送 – Ultra Fast-mode (UFm) チャネル (プッシュプルドライバ)
- 1 Mbit/s、最大 30 mA SCL/SDA I_{OL} (Fast-mode Plus: Fm+) の能力
- 1 % 精度に調整された内部オシレータ – 外部コンポーネントの数を削減
- Fm+ チャネルおよび UFm チャネル用の個別の 4352 バイトバッファ – バッファスペースは合計 13,056 バイト



- 3レベルのリセット – 個別ソフトウェアチャンネルリセット、グローバルソフトウェアリセット、グローバルハードウェア RESET ピン
- 1つのシリアルシーケンスで最大 64 スレーブと通信
- シーケンスルーピング(インターバルタイマー)
- SCL クロックストレッチングをサポート (Fm+ のみ)
- JTAG ポート – ボード製造プロセス時の境界スキャンテストに利用可能
- トリガー入力によるシリアル通信と外部イベントの正確な同期化
- マスキング可能な割り込み
- FM+ I²C バス対応、SMBus との互換性
- 動作電圧: 3.0 V ~ 3.6 V (デバイスおよびホストインタフェース)
- I²C バス I/O 電圧: 3.0 V ~ 5.5 V
- JEDEC 標準 JESD78 のラッチアップ試験済み: 100 mA 超
- ESD 保護性能: 8000 V 以上 (JESD22-A114、HBM)、1000 V 以上 (JESD22-C101、CDM)
- パッケージ: LQFP48

3. アプリケーション

- I²C バスポートのないコントローラやプロセッサへの I²C バスポートの追加
- 複数の I²C バスポートを必要とするコントローラ/プロセッサへの I²C バスポートの追加
- 8 ビットの平行データをシリアルデータストリームへ変換することにより、プリント基盤全体で大量のトレースを実行する必要性を排除
- エンターテインメントシステム
- LED マトリックスコントロール
- データ集中型 I²C バス伝送

4. オーダー関連情報

表 1. オーダー関連情報

タイプ	上部 マーク	パッケージ		
		名称	説明	バージョン
PCU9669B	PCU9669	LQFP48	プラスチック ロープロファイル クワッドフラットパッケージ、48 リード、 ボディ 7×7×1.4 mm	SOT313-2

5. ブロック図




図 1. ブロック図

6. ピンニング情報

6.1 ピンニング




図 2. LQFP48 のピン構成

6.2 ピンの説明

表 2. ピンの説明

シンボル	ピン	タイプ	説明
A0	3	I	アドレス入力 ：読出し / 書き込み処理用にバスコントローラ内部レジスタおよびポートを選択します。アドレスは \overline{CE} が LOW で \overline{WR} または \overline{RD} が LOW に移行した場合に登録されます。A0は最下位ビットです。
A1	4	I	
A2	5	I	
A3	6	I	
A4	9	I	
A5	10	I	
A6	11	I	
A7	12	I	
D0	37	I/O	データバス ：2 方向 3 ステートデータバスで、バスコントローラとホスト間のコマンド、データおよびステータスの伝送に使用します。D0は最下位ビットです。データは \overline{CE} が LOW の場合に \overline{WR} の立上りエッジに登録されます。
D1	38	I/O	
D2	41	I/O	
D3	42	I/O	
D4	45	I/O	
D5	46	I/O	
D6	1	I/O	
D7	2	I/O	
\overline{TRST}	13	I	JTAG テストリセット入力 。通常動作では LOW (V_{SS}) にホールド。
TMS	14	I	JTAG テストモード選択入力 。通常動作では HIGH (V_{DD}) にホールド。
TCK	15	I	JTAG テストクロック入力 。通常動作では HIGH (V_{DD}) にホールド。

表 2. ピンの説明 ... 続き

シンボル	ピン	タイプ	説明
TDI	16	I	JTAG テストデータイン入力。通常動作では HIGH (V _{DD}) にホールド。
TDO	17	O	JTAG テストデータアウト出力。通常動作では接続しません (n.c.)。
$\overline{\text{INT}}$	20	O	割り込みリクエスト : Active LOW、オープンドレイン出力。このピンにはプルアップデバイスが必要です。
USDA2	21	O	チャンネル 2 Ultra Fast-mode I ² C バスシリアルデータ出力。プッシュプルドライブ。プルアップデバイスは必要ありません。
USCL2	22	O	チャンネル 2 Ultra Fast-mode I ² C バスシリアルクロック出力。プッシュプルドライブ。プルアップデバイスは必要ありません。
USDA1	25	O	チャンネル 1 Ultra Fast-mode I ² C バスシリアルデータ出力。プッシュプルドライブ。プルアップデバイスは必要ありません。
USCL1	26	O	チャンネル 1 Ultra Fast-mode I ² C バスシリアルクロック出力。プッシュプルドライブ。プルアップデバイスは必要ありません。
SDA0	27	I/O	チャンネル 0 I ² C バスシリアルデータ入力/出力 (オープンドレイン) このピンにはプルアップデバイスが必要です。
SCL0	28	I/O	チャンネル 0 I ² C バスシリアルクロック入力/出力 (オープンドレイン) このピンにはプルアップデバイスが必要です。
$\overline{\text{WR}}$	31	I	書き込みストロブ: このピンが LOW で $\overline{\text{CE}}$ も LOW の場合、データバスのコンテンツがアドレス指定されたレジスタにロードされます。データは $\overline{\text{WR}}$ の立上がりエッジによりラッチされます。CE は LOW のままか $\overline{\text{WR}}$ に移行します。
$\overline{\text{RD}}$	32	I	読み出しストロブ: このピンが LOW で $\overline{\text{CE}}$ も LOW の場合、アドレス指定されたレジスタのコンテンツがデータバスにロードされます。読み出しサイクルは $\overline{\text{RD}}$ の立下りエッジで開始されます。データラインは $\overline{\text{RD}}$ と $\overline{\text{CE}}$ が LOW の場合に動きます。CE は $\overline{\text{RD}}$ に移行する場合があります。
$\overline{\text{CE}}$	33	I	チップ有効: アクティブ LOW 入力信号。LOW のとき、ホストとバスコントローラ間のデータ伝送が D0 から D7 で、また $\overline{\text{WR}}$ 、 $\overline{\text{RD}}$ のコントロールにより A0 ~ A7 入力でも有効化されます。HIGH のとき、D0 から D7 のラインが 3 ステート状態になります。初期化中、CE はコントローラの準備が整うまで RD に移行しなければなりません。
TRIG	34	I	トリガー入力: 新しいフレーム開始のトリガーを提供します。
$\overline{\text{RESET}}$	36	I	リセット: アクティブ LOW 入力。LOW レベルでは、デバイスをパワーオン状態にリセットします。ウィークプルアップ電流により内部的に HIGH にプルアップされます。
V _{DD(I/O)}	24	電源	I/O 電源: 3.0 V から 5.5 V。I ² C バスピンの電源リファレンス。V _{IL} /V _{IH} の電圧リファレンスポイントおよび UfM チャンネルの出力ドライブレールを設定します。
V _{SS(I/O)}	23	電源	I/O 電源グラウンド。V _{SS} に接続できます。
V _{DD}	7, 18, 30, 40, 44, 48	電源	電源: 3.0 V から 3.6 V。すべての V _{DD} ピンは外部で共に接続する必要があります。
V _{SS}	8, 19, 29, 39, 43, 47	電源	電源グラウンド。すべての V _{SS} ピンは外部で共に接続する必要があります。

7. 機能説明

7.1 全般

PCU9669 は標準の高速パラレルバスとシリアル I²C バス間のインターフェースデバイスとして機能します。I²C バスではマスタとして機能します。I²C バスとパラレルバスホスト間のデータ伝送は、割り込みまたはポールハンドシェイクによってバッファベースで行われます。

7.2 内部オシレータおよび PLL

PCU9669 には内部 12.0 MHz オシレータおよび 156 MHz PLL が含まれていて、すべての内部および I²C バスタイミングに使われます。オシレータと PLL にはスタートアップとパワーアップ後のロックのために $t_{\text{init(po)}}$ が必要です。シリアルバスが無効化されている場合、オシレータはシャットダウンされません。

7.3 バッファについて

このセクションでは、「トランザクション」は単一スレーブとの間で送受信される連続した一連のコマンドまたはデータ（もしくはその両方）を意味します。また「シーケンス」とは、バッファに格納された一連のトランザクションを指します。

PCU9669 のチャンネルには個別の 4352 バイトデータバッファがあり ([7.3.2 章「バッファサイズ」](#)を参照)、割り込みの生成前に複数のトランザクションを実行できます。これによってホストは複数のトランザクション（各チャンネルの最大バッファサイズまで）を単一のシーケンスでリクエストし、PCU9669 がこれを実行できます。ホストはリクエストしたトランザクションが実行されるたびに干渉する必要がなくなるので、PCU9669 がリクエストされたシーケンスを実行している間に別のタスクを実行できます。

I²C バスコントローラは、シンプルなプロシージャにしたがうだけでいずれかのチャンネルの別のスレーブアドレスに向けられた複数の I²C バストランザクションを格納できます。バッファに格納するトランザクションのタイプに制限はないので、読出しと書込みを 1 シーケンス内で組み合わせることができます。1 シーケンスで複数のスレーブ読出しがリクエストされた場合、読出しデータはシーケンス内で連続して格納され、読出し場所を提供するためのバッファ番号を TRANSEL で指定し、TRANOFS バイトオフセット値を指定しなければなりません。デフォルトでは、TRANOFS はデフォルト値「00h」に設定されます。ここでは、ホストが初期化を完了し（モード、マスクおよび他のコンフィギュレーション）、データを 3 つのチャンネルのいずれかのバッファにデータを書き込むシナリオを例に説明します。

ホストは、まずバッファコンフィギュレーションレジスタ TRANCONFIG（スレーブ数とスレーブごとのバイト）、次に SLATABLE（スレーブアドレス）をプログラミングすることで開始します。次にホストは TRANSEL（トランザクションデータバッファ選択）および TRANOFS（バイトオフセット選択）を「00h」にプログラミングしてメモリポインタをバッファの最初に設定します（パワーオンまたは RESET 後のデフォルト値は「00h」）。次にホストはシーケンス全体がロードされるまで DATA にデータを伝送します。読出しトランザクションの場合、トランザクション用のメモリスペースをバッファに確保するため、ホストは予定される各シリアル読出しバイトに対してダミーバイト（すなわち「FFh」）を書き込まなければなりません。

バッファは、読出し / 書込みコマンドによってオーバーフローしないように注意する必要があります。オーバーフローが発生した場合（CTRLSTATUS レジスタの BE ビットで表わされます）、logic 1 に設定されます。INT ピンは、CTRLINTMSK レジスタの BEMSK ビットが「logic 0」のとき LOW に設定されます。チャンネルを復帰させるには、チャンネルリセットが必要です。すべてのコンフィギュレーションとデータはホストによるチェックと I²C バスコントローラへの再送信が必要です ([7.3.2 章「バッファサイズ」](#)を参照)。

I²C バスコントローラへの必要なすべてのコマンドとデータの送信後、ホストは他のチャンネルのデータのプログラミングをするか、CONTROL レジスタへ書き込んで現行チャンネルのデータ伝送を開始します。このトランザクションは、SLATABLE に RESTART 条件区切りでリストされているスレーブアドレスの順番で RESTART コンディションとは別に I²C バスに送信されます。シーケンス内の最後のトランザクションは STOP 条件で終了します。

READ コマンドの間にスレーブアドレスの NACK を受信した場合、この読出しに割り当てられたバッファスペースはそのまま残され、この場所へ書き込まれた最後の情報が格納されます。データの有効性を保証するため、パラレルバスのバッファ読出しは有効なバッファ状態に達した後にのみ実行される必要があります (7.5.1.1 章「STATUS0_[n], STATUS1_[n], STATUS2_[n] — トランザクションステータスレジスタ」を参照)。

別のチャンネルのデータプログラミングを行うには、そのチャンネルを選択して上記の説明にしたがいデータプログラミングを実行します。アイドルチャンネルのバッファへ追加のパラレルバスデータを送信する間、1 つまたは複数のチャンネルがシリアル伝送でビジーとなる場合があります。

7.3.1 バッファ管理の前提条件

- 2 つの連続するトランザクションの間に Repeated START が送信される。
- チャンネルに対する最後のオペレーション完了後、STOP が送信される。
- READ トランザクションの場合、特定のスレーブから最後のデータバイトを受信した後にそのスレーブへ NACK が送信される。

7.3.2 バッファサイズ

PCU9669 のチャンネルには個々にバッファが割り当てられています。バッファのコンテンツの変更はチャンネルがアイドル状態のときにのみ行えます。

チャンネルごとのメモリ割当ては 4352 バイトです。

バッファのサイズは、そのデータブロックのみに割り当てられているメモリを表します。スレーブアドレステーブルおよびコンフィギュレーションバイトは別の場所に格納され、必要なバッファサイズの計算に含める必要はありません。

たとえば 10 スレーブへの 26 バイトの書込みと 4 スレーブからの 2 バイトの読出しに必要なメモリのサイズの計算は次のようになります。

$$10 \text{ スレーブ} \times 26 \text{ バイト / スレーブ} = 260 \text{ バイト (書込みトランザクション)}$$

$$4 \text{ スレーブ} \times 2 \text{ バイト / スレーブ} = 8 \text{ バイト (読出しトランザクション)}$$

このシーケンスの処理に必要なバッファサイズは合計 268 バイトになります。

注意: これらの 30 スレーブアドレスの格納に必要なバイトはこの計算には含まれません (SLATABLE レジスタに格納されるため)。

7.4 エラーレポートおよび処理

トランザクションでエラーが発生した場合、デバイスはトランザクションのエラーステータスを STATUSx_[n] でロードし、マスクされていない場合は INT ピンをプルダウンして割り込みを生成し、CHSTATUS レジスタと CTRLSTATUS レジスタを更新します。個々の SLA アドレスのステータスは STATUSx_[n] レジスタに格納されます。

スレーブから NACK が送信された場合、考えられるプロセスは 2 つあります。1 つは割り込みが生成され現行トランザクションとシーケンスが中止されるプロセスで、もう 1 つは WEMSK および (または) REMSK が logic 1 の場合、NACK のバイトは無視されてシーケンス内の次のトランザクションへ伝送が継続され、シーケンスの終了まで処理が行われます。コントローラは NACK が発生したスレーブアドレスおよび (または) データをスキップし、シーケンス内の次のトランザクションに移行します。すべてのエラーは、対応する STATUSx_[n] レジスタ (n はスレーブのバッファ番号) または CHSTATUS もしくは CTRLSTATUS レジスタでレポートされます。

7.5 レジスタ

PCU9669 には、デバイスのオペレーション、ステータスレポート、データ送受信を設定するための複数のレジスタが含まれています。また、チップレベルのコントロールとステータスレポートのためのグローバルレジスタも用意されています。

STATUSx_[n] レジスタはチャンネルレベルの直接アクセスレジスタです。DATA、SLATABLE、TRANCONFIG、BYTECOUNT の各レジスタは自動増分レジスタです。

DATA レジスタへのメモリアクセスポインタは、TRANSEL レジスタと TRANOFS レジスタを使用してプログラムできます。ポインタリセットビット BPTRRST と AIPTRRST の詳細は [7.5.1.2 章「CONTROL — コントロールレジスタ」](#) を参照してください。

表 3. PCU9669 レジスタアドレスマップ – 直接レジスタアクセス

7	6	5	4	3	2	1	0	レジスタ名	アクセス	CH がアクティブ時の書き込みアクセス	説明	デフォルト	サイズ (バイト)	
チャネルステータスレジスタ														
0	0	チャネル0 トランザクション数 (16 進)						STATUS0_[n]	R		no	個別トランザクションステータス (直接アドレス)	00h	64
0	1	チャネル1 トランザクション数 (16 進)						STATUS1_[n]	R		no	個別トランザクションステータス (直接アドレス) ([7:2] = 0 in UfM)	00h	64
1	0	チャネル2 トランザクション数 (16 進)						STATUS2_[n]	R		no	個別トランザクションステータス (直接アドレス) ([7:2] = 0 in UfM)	00h	64
チャネル0 (Fm+) レジスタ														
1	1	0	0	0	0	0	0	CONTROL	R/W	yes ^[1]	チャネル0 コントロール	00h	1	
		0	0	0	1	0	0	CHSTATUS	R	no	チャネル0 ステータス	00h	1	
		0	0	0	1	0	0	INTMSK	R/W	yes	チャネル0 割り込みマスク	00h	1	
		0	0	0	1	1	0	SLATABLE	R/W	no	チャネル0 スレーブアドレステーブル (自動増分)	00h	64	
		0	1	0	0	0	0	TRANCONFIG	R/W	yes	チャネル0 トランザクションコンフィギュレーション (自動増分)	00h	65	
		0	1	0	1	0	1	DATA	R/W	yes	チャネル0 データ (自動増分)	00h	バッファサイズ ^[3]	
		0	1	1	0	0	0	TRANSEL	R/W	yes	チャネル0 トランザクションデータバッファ選択	00h	1	
		0	1	1	1	0	1	TRANOFS	R/W	yes	チャネル0 トランザクションデータバッファバイトオフセット	00h	1	
		1	0	0	0	0	0	BYTECOUNT	R	no	チャネル0 トランザクションバイトカウント (自動増分)	00h	64	
		1	0	0	1	0	0	FRAMECNT	R/W	no	チャネル0 フレームカウント	01h	1	
		1	0	1	0	0	0	REFRATE	R/W	no	チャネル0 フレームリフレッシュ・レート	00h	1	
		1	0	1	1	0	1	SCLL	R/W	no	チャネル0 クロック LOW 状態	5Eh	1	
		1	1	0	0	0	0	SCLH	R/W	no	チャネル0 クロック HIGH 状態	3Fh	1	
		1	1	0	1	0	1	MODE	R/W	no	チャネル0 モード	92h	1	
		1	1	1	0	0	0	TIMEOUT	R/W	no	チャネル0 タイムアウト	00h	1	
		1	1	1	1	1	1	PRESET	R/W	yes	チャネル0 パラレルリセット	00h	1	

表 3. PCU9669 レジスタアドレスマップ - 直接レジスタアクセス ... 続き

7	6	5	4	3	2	1	0	レジスタ名	アクセス	CH がアクティブ時の書き込みアクセス	説明	デフォルト	サイズ (バイト)
チャネル 1 (UfM) レジスタ													
1	1	0	1	0	0	0	0	CONTROL	R/W	yes ^[1]	チャネル 1 コントロール ([7] = 1)	00h	1
			0	0	0	0	1	CHSTATUS	R	no	チャネル 1 ステータス ([5:1] = 0, UfM)	00h	1
			0	0	0	1	0	INTMSK	R/W	yes	チャネル 1 割り込みマスク ([5:1] = Don't care)	00h	1
			0	0	0	1	1	SLATABLE	R/W	no	チャネル 1 スレーブアドレステーブル (自動増分)	00h	64
			0	1	0	0	0	TRANCONFIG	R/W	yes	チャネル 1 トランザクションコンフィギュレーション (自動増分)	00h	65
			0	1	0	1	0	DATA	R/W	yes	チャネル 1 データ (自動増分)	00h	バッファサイズ ^[3]
			0	1	1	0	0	TRANSEL	R/W	yes	チャネル 1 トランザクションデータバッファ選択	00h	1
			0	1	1	1	1	TRANOFS	R/W	yes	チャネル 1 トランザクションデータバッファバイトオフセット	00h	1
			1	0	0	0	0	BYTECOUNT	R	no	チャネル 1 トランザクションバイトカウント (自動増分)	00h	64
			1	0	0	1	0	FRAMECNT	R/W	no	チャネル 1 フレームカウント	01h	1
			1	0	1	0	0	REFRATE	R/W	no	チャネル 1 フレームリフレッシュレート	00h	1
			1	0	1	1	0	SCLPER	R/W	no	チャネル 1 クロック期間	20h	1
			1	1	0	0	0	SDADLY	R/W	no	チャネル 1 SDA 遅延	08h	1
			1	1	0	1	0	MODE ^[4]	R/W	no	チャネル 1 モード	83h	1
			1	1	1	0	0	-	-	-	reserved	00h	1
			1	1	1	1	1	PRESET	R/W	yes	チャネル 1 パラレルリセット	00h	1

表 3. PCU9669 レジスタアドレスマップ - 直接レジスタアクセス ... 続き

7	6	5	4	3	2	1	0	レジスタ名	アクセス	CH がアクティブ時の書き込みアクセス	説明	デフォルト	サイズ (バイト)
チャネル 2 (UfM) レジスタ													
1	1	1	0	0	0	0	0	CONTROL	R/W	yes ^[1]	チャネル 2 コントロール ([7] = 1)	00h	1
			0	0	0	0	1	CHSTATUS	R	no	チャネル 2 ステータス ([5:1] = 0, UfM)	00h	1
			0	0	0	1	0	INTMSK	R/W	yes	チャネル 2 割り込みマスク ([5:1] = 関係なし)	00h	1
			0	0	0	1	1	SLATABLE	R/W	no	チャネル 2 スレーブアドレステーブル (自動増分)	00h	64
			0	1	0	0	0	TRANCONFIG	R/W	yes	チャネル 2 トランザクションコンフィギュレーション (自動増分)	00h	65
			0	1	0	1	0	DATA	R/W	yes	チャネル 2 データ (自動増分)	00h	バッファサイズ ^[3]
			0	1	1	0	0	TRANSEL	R/W	yes	チャネル 2 トランザクションデータバッファ選択	00h	1
			0	1	1	1	1	TRANOFS	R/W	yes	チャネル 2 トランザクションデータバッファバイトオフセット	00h	1
			1	0	0	0	0	BYTECOUNT	R	no	チャネル 2 トランザクションバイトカウント (自動増分)	00h	64
			1	0	0	1	0	FRAMECNT	R/W	no	チャネル 2 フレームカウンタ	01h	1
			1	0	1	0	0	REFRATE	R/W	no	チャネル 2 フレームリフレッシュレート	00h	1
			1	0	1	1	0	SCLPER	R/W	no	チャネル 2 クロック期間	20h	1
			1	1	0	0	0	SDADLY	R/W	no	チャネル 2 SDA 遅延	08h	1
			1	1	0	1	0	MODE ^[4]	R/W	no	チャネル 2 モード	83h	1
			1	1	1	0	0	-	-	no	reserved	00h	1
			1	1	1	1	1	PRESET	R/W	yes	チャネル 2 パラレルリセット	00h	1

表 3. PCU9669 レジスタアドレスマップ - 直接レジスタアクセス ... 続き

7	6	5	4	3	2	1	0	レジスタ名	アクセス	CH がアクティブ時の書き込みアクセス	説明	デフォルト	サイズ (バイト)
グローバルレジスタ													
1	1	1	1	0	0	0	0	CTRLSTATUS	R	yes	コントローラステータス	00h	1
			0	0	0	0	1	CTRLINTMSK	R/W	yes	マスタ割り込みマスク	00h	1
			0	0	0	1	0	-	R	no	reserved	08h	1
			0	0	0	1	1	-	R	no	reserved	00h	
			0	1	0	0	-	-	R	no	reserved	00h	
			0	1	0	1	-	-	R	no	reserved	00h	
			0	1	1	0	0	DEVICE_ID	R	no	デバイス ID	E9h	
			0	1	1	1	1	CTRLPRESET	R/W	yes	マスタパラレルリセット	00h	1
			1	1	1	1	1	CTRLRDY ^[5]	R	no	コントローラ対応レジスタ	FFh	1

- [1] TP、TE を除く。TE がアクティブなときに TP の極性を変更するとトリガーエラーが発生します。
- [2] トランザクションカウンタ (TRANCONFIG[0]) は、シーケンス間のアイドル状態の際に書き込みます。
- [3] チャネルメモリ割り当ての詳細は 7.3.2 章「バッファサイズ」を参照してください。
- [4] 読みしと書き込みが無視された場合、UfM レジスタセットの未使用ビットは 0b を返します。
- [5] Controller ready = FFh は POR の直後またはハードウェアリセットもしくはグローバルリセットの後、初期化ルーチンが完了すると (00h) をクリアします。

7.5.1 チャネルレジスタ

7.5.1.1 STATUS0_[n], STATUS1_[n], STATUS2_[n] — トランザクションステータスレジスタ

STATUS0_[n], STATUS1_[n], STATUS2_[n] は 8 ビット × 64 読出し専用レジスタで、指定のトランザクションのステータス情報を提供します。使用されるのは下位 5 ビットのみで、最上位ビットは常に 0 です。ビット [4:2] が設定されると、チャネル割り込みがリクエストされます (INT ピンは LOW)。STATUSx_[n] レジスタの読出しによってステータスはクリアされます。すべての STATUSx_[n] レジスタをクリアする場合は、すべての STATUSx_[n] レジスタのバイトごとの読出しが必要です。コントローラは、FRAMECNT = 1 のときシーケンスの各 START でレジスタを自動クリアします。FRAMECNT ≠ 1 の場合は最初の START のみでレジスタが自動クリアされます。

各レジスタバイトには直接アドレス指定でアクセスできるので、ホストは 64 のステータスバイトすべてを読出さなくても 1 つまたは複数の個別トランザクションのステータスを読出すこともできます。

表 4. STATUSx_[n] — トランザクションステータスコードレジスタビットの説明

ビット	シンボル	説明
7:5	ST[7:5]	常に 000 を読出し
4	RSN ^[1]	スレーブ NACK を読出し。HIGH のとき、読出しトランザクションでシリアルバスのスレーブアドレスが伝送された後に NACK を受信。割り込みがリクエストされます。
3	WSN ^[1]	スレーブ NACK を書込み。HIGH のとき、書込みトランザクションでシリアルバスのスレーブアドレスが伝送された後に NACK を受信。割り込みがリクエストされます。
2	WDN ^[1]	データ NACK を書込み。HIGH のとき、シリアルバスの書込みトランザクション中にデータバイトの NACK を受信。割り込みがリクエストされます。
1	TA	トランザクションアクティブ。「1」のとき、シリアルバスのトランザクションは現在アクティブ。割り込みはリクエストされません。
0	TR	トランザクション準備完了。「1」のとき、トランザクションがバッファにロードされ実行待ち状態になります。割り込みはリクエストされません。

[1] UfM チャネルには適用されません。

注意: STATUSx_[n] = 00h のとき、割り込みはリクエストされず、トランザクションは「Done/Idle」状態になります。

プログラム実行時の TR および TA ビットの挙動は次のとおりです。

1 シーケンスで 3 つのトランザクションを伝送した場合の例。すべての初期化は完了し (SLA、TRANCONFIG、DATA のロード)、デバイスのシリアル伝送の準備が完了した状態です。

STA ビット設定前の STATUSx_[n] レジスタの内容:

- STATUSx_[0] = 0
- STATUSx_[1] = 0
- STATUSx_[2] = 0
- STATUSx_[3] = 0
- :

STA 設定後:

STATUSx_[0] = 2
 STATUSx_[1] = 1
 STATUSx_[2] = 1
 STATUSx_[3] = 0

:

初期化後の STA ビットの設定にタイミング要件はないので、デバイスは STA ビットの設定時に最初のステータスを更新し、常に 0 から 2 に設定します (アイドルからトランザクション アクティブ)。

7.5.1.2 CONTROL — コントロールレジスタ

CONTROL は 8 ビットレジスタです。STO ビットはバスコントローラハードウェアの影響を受け、I²C バスに STOP 条件がある場合に STO ビットはクリアされます。

表 5. CONTROL — コントロールレジスタビットの説明

アドレス : チャンネル 0 = C0h; チャンネル 1 = D0h; チャンネル 2 = E0h
 凡例: * リセット値

ビット	シンボル	アクセス	値	説明
7	STOSEQ	R/W		STOP シーケンスビット。
			1	チャンネルがアクティブなときに STOSEQ ビットが設定されると、I ² C バスでの現行シーケンスの伝送の終了後ただちに STOP 条件が生成されます。バッファにある他のトランザクションは実行されず、チャンネルはアイドル状態に戻ります。最後のビットまでについて通常のエラーレポートが生成されます。バスで STOP 条件が検出されると、ハードウェアは STOSEQ フラグをクリアします。
			0*	STOSEQ がリセットされると何のアクションも実行されません。
6	STA	R/W		START フラグ。
			1	シーケンス開始に STA ビットを設定すると、バスコントローラハードウェアは I ² C バスのステータスをチェックし、バスがフリー (UfM チャンネルに適用されない) の場合に START 条件を生成します。バスがアイドル状態ではない場合、INT は LOW になり、CHSTATUS レジスタにはバスエラーコードが含まれます (DAE または CLE が設定されます)。 STA ビットは、有効なアイドル状態の場合にのみ設定されます。コントローラがこのビットをリセットする条件は次のとおりです。 <ul style="list-style-type: none"> • シーケンスが完了し、FRAMECNT = 1 のとき。 • シーケンスループが完了し、FRAMECNT > 1 のとき。 • STOSEQ ビットが設定され、FRAMECNT = 0 で、現行シーケンスが完了したとき。 • STOSEQ ビットが設定され、FRAMECNT > 1 で、現行シーケンスが完了したとき。 • STO ビットが設定され、現行バイトトランザクションが完了したとき。CHEN ビットが 0 のとき、このビットは設定できません。
			0*	STA ビットがリセットされると、START 条件は生成されません。
5	STO	R/W		STOP フラグ。
			1	チャンネルがアクティブなときに STO ビットが設定されると、I ² C バスに現行のデータまたはスレーブアドレスバイトが伝送された後ただちに STOP 条件が終了されます。読み出しが進行中の場合、STOP の前に NACK が生成されます。バッファにある他のトランザクションは実行されず、チャンネルはアイドル状態に戻ります。最後のビットまでについて通常のエラーレポートが生成されます。 バスで STOP 条件が検出されると、ハードウェアは STO フラグをクリアします。
			0*	STO がリセットされると何のアクションも実行されません。

表 5. CONTROL – コントロールレジスタビットの説明 ... 続き

アドレス: チャンネル 0 = C0h; チャンネル 1 = D0h; チャンネル 2 = E0h

凡例: * リセット値

ビット	シンボル	アクセス	値	説明
4	TP	R/W		トリガー極性ビット。チャンネルがアクティブなときは変更できません。
			1	トリガーは立下りエッジで検出。
			0*	トリガーは立上りエッジで検出。
3	TE	R/W		TE (トリガー有効) ビットは、フレーム更新に使用するトリガー入力をコントロールします。チャンネルがアクティブなとき、TE は変更できません。トリガー入力有効なとき、トリガーは FRAMECNT レジスタのコンテンツを上書きし、STA ビットの設定時にトリガーを開始します。その後、トリガーを検出するとコントローラは START コマンドを発行し、格納されているシーケンスがシリアルバスで伝送されます。
			1	TE = 1 のとき、シーケンスはトリガー入力によってコントロールされます。
			0	TE = 0 のとき、トリガー入力は無視されます。
2	BPTRRST	W	1	BYTECOUNT の自動増分ポインタをリセット。0 として読み返されます。
1	AIPTRRST	W	1	SLATABLE および TRANCONFIG の自動増分ポインタをリセット。DATA レジスタ自動増分ポインタは TRANSEL および TRANOFS レジスタに対応した値に設定されます。0 として読み返されます。 注意: データポインタをリセットする場合は TRANSEL に「00h」と書き込みます。
0	-	W	0	Reserved. 「0」を書き込む必要があります。

注意: STA ビットの設定とトリガーパルス検出の間のレイテンシ(待ち時間)が短いため、受信するトリガーパルスと同時に STA ビットが設定されるとパルスは無視され、コントローラは次のトリガーが START を送信するのを待機します。

STA ビットが 0 のときに STO ビットまたは STOSEQ ビットが設定されると、何のアクションも実行されず、これらのビットへの書込みは無視されます。

注意: STO は STOSEQ よりも優先されます。

表 6. CONTROL レジスタビット STA、STO、STOSEQ オペレーション/挙動

チャンネル状態 (初期化 ステップ)	ホストによる次の書き込みアクション					結果
	FRAMECNT	TE	STA	STO	STOSEQ	
アイドル(リセット、 TRANCONFIG、SLATABLE、 DATA、STA = 0)	1	0	0	X	X	アクションなし
	1	0	1	X	X	シリアルバスで START が伝送され、続けてバッファに格納されているシーケンスが伝送されます。
アクティブ(リセット、 TRANCONFIG ロード、 SLATABLE、DATA、STA = 1)	1	0	X	0	X	変更なし。アクティブなとき STA は書き込ません。
	1	0	X	1	X	STO ビットの設定時、可能なアクションは 2 つあります。 トランザクションが読出しの場合、最初の読出しバイトの後に STOP が送信され (NACK が送信)、バイトカウントが更新されます。 トランザクションが書き込みの場合、現行バイトの ACK サイクル終了後に STOP が送信され、BYTECNT が更新されます。 SD ビットが設定されます。
REFRATE ループアイドル (リセット、TRANCONFIG ロード、SLATABLE、DATA、 STA = 1) ^[1]	≠ 1	0	0	X	X	アクションなし
	≠ 1	0	X	0	1	チャンネルはただちに無効状態となり、SD および FLD ビットが設定されます。 ^[2]
	≠ 1	0	X	1	X	チャンネルはただちに無効状態となり、SD および FLD ビットが設定されます。 ^[2]
REFRATE ループアクティブ (リセット、TRANCONFIG ロード、SLATABLE、DATA、 STA = 1)	≠ 1	0	X	0	0	アクションなし
	≠ 1	0	X	0	1	現行フレームの終了後に停止 (STOP)。SD および FLD ビットが設定されます。
	≠ 1	0	X	1	X	STO ビットの設定時、可能なアクションは 2 つあります。 トランザクションが読出しの場合、最初の読出しバイトの後に STOP が送信され (NACK が送信)、バイトカウントが更新されます。 トランザクションが書き込みの場合、現行バイトの ACK サイクル終了後に STOP が送信され、BYTECNT が更新されます。 SD および FLD ビットが設定されます。
トリガーループアイドル (リセット、TRANCONFIG ロード、SLATABLE、DATA、 STA = 1)	X	1	0	X	X	アクションなし
	X	1	X	0	1	現行フレームの終了後に停止 (STOP)。SD および FLD ビットが設定されます。
	X	1	X	1	X	STO ビットの設定時、可能なアクションは 2 つあります。 トランザクションが読出しの場合、最初の読出しバイトの後に STOP が送信され (NACK が送信)、バイトカウントが更新されます。 トランザクションが書き込みの場合、現行バイトの ACK サイクル終了後に STOP が送信され、BYTECNT が更新されます。 SD および FLD ビットが設定されます。
トリガーループアクティブ (リセット、TRANCONFIG ロード、SLATABLE、DATA、 STA = 1)	X	1	X	0	0	アクションなし
	X	1	X	0	1	チャンネルはただちに無効状態となり、SD および FLD ビットが設定されます。 ^[2]
	X	1	X	1	X	チャンネルはただちに無効状態となり、SD および FLD ビットが設定されます。 ^[2]

[1] ループアイドル (Loop Idle) は、STA = 1 の間、STOP から次のシーケンスの START までに経過する時間です。

[2] チャンネルアクティブ (Channel Active) は、CTRLSTATUS[5:3] ビットによって定義されます。

7.5.1.3 CHSTATUS — チャネルステータスレジスタ

CHSTATUS は 8 ビット 読出し専用レジスタで、指定のチャネルのステータス情報を提供します。これらのステータスビットの一部はエラーコードで、INTMSK レジスタによるマスキングができず (NMI)、ホストからの監視が必要です。これらのすべてのステータスによって INT ピンアクティブ LOW となります。個々のチャネル割り込みリクエストをクリアするには、CHSTATUS レジスタを讀出す必要があります。BE 割り込みは、CTRLSTATUS レジスタを讀出すことでクリアされます。

CHSTATUS レジスタがクリアされた後、CHSTATUS ビットは新しいエラーまたはステータス更新のみによって設定されます。

表 7. CHSTATUS — チャネルおよびバッファステータスコードレジスタビットの説明

アドレス: チャネル 0 = C1h; チャネル 1 = D1h; チャネル 2 = E1h

ビット	シンボル	説明
7	SD	シーケンス完了。バッファにロードされたシーケンスが送信され、シリアルバスに STOP が発行されました。
6	FLD	フレームループ完了。FRAMECNT 値に達しました。バスに STOP が発行されました。
5	WE ^[1]	トランザクションで書き込みエラーを検出。シーケンスの書き込みトランザクションで SLA NACK またはデータ NACK が検出されました。
4	RE ^[1]	トランザクションで読出しエラーを検出。シーケンスの読出しトランザクションで SLA NACK が検出されました。
3	DAE ^[1]	バスエラー、SDA スタック LOW。
2	CLE ^[1]	バスエラー、SCL スタック LOW。
1	SSE ^[1]	バスエラー、不正 START または STOP を検出。
0	FE	フレームエラーを検出。シーケンス送信に必要な時間が REFRATE レジスタにプログラムされているリフレッシュ・レートまたはトリガーのチック間の時間を超えました。

[1] UfM チャネルには適用されません。常に logic 0 として讀出します。

DAE、CLE、SSE ビットはバスのエラー状態に対応し、FE ビットはホストプログラミングエラーに対応しています。

DAE — SDA エラービット: TPCU9669 が START 条件の送信を試行している際に SDA ラインが LOW となっていることを示します。

CLE — SCL エラービット: TCL ラインが LOW となっていることを示します。

SSE — 不正 START/STOP 検出ビット: シリアル伝送中にバスエラーが発生したことを示します。フォーマットフレーム内の不正な場所で START または STOP 条件が発生した場合、バスエラーとなります。不正な場所の例には、アドレスバイトやデータバイト、または ACK ビットのシリアル伝送中があります。バスエラーは、内部 PCU9669 シグナルが外部からの干渉を受けた場合にも発生します。

FE — フレームエラービット: シーケンス送信に必要な時間が REFRATE レジスタにプログラムされているリフレッシュ・レートまたはトリガーのチック間の時間を超えました。フレームエラーの解決には、リフレッシュ・レートの時間を長くする、バス周波数をスピードアップする、シーケンス内で送受信するバイト量を短くする、トリガーチック間の時間を長くするなどの方法があります。フレームエラーが FEMSK によってマスキングされている場合、デバイスは新しいトリガーが検出されたとしてもシーケンスを再スタートすることなく、シーケンスの終了までトランザクションの伝送を続けます。伝送したシーケンスの合計数が FRAMECNT レジスタに格納される数になります。完全なシーケンスの伝送が完了すると、続くトリガーによって新しいシーケンスが開始されます。FE フラグは HIGH のまま維持され、CHSTATUS が読み取られるまでシーケンスは伝送されます。フレームエラーがマスキングされていない場合、シーケンスは次の論理停止ポイント (すなわち読出しトランザクションの場合は NACK が送信) で中止され、STOP が伝

送されて割り込みが生成されます。コントローラは制御されたメカニズムにしたがってシーケンスを終了するので、読み出しトランザクション中にフレームエラー (FE) が検出されると 2 バイトの遅延が発生する場合があります。FE ビットはバスで STOP が検出された後に設定されます。




表 8. エラー検出オペレーション / 挙動

チャンネルの状態	AR (MODE レジスタ)	エラー検出 (CHSTATUS)			次のアクション
		DAE	CLE	SSE	
アクティブまたはアイドル	X	0	0	1	割り込みが設定され、トランザクションがアクティブな場合はただちに中止され、コントローラによるそれ以上のアクションはありません。ホストはバスの再初期化 (すなわちバスの復旧を実行)、スレープのリセット、または他の適切な復旧アクションを実行します。バスの復旧後、ホストはトランザクションを再開します。
アクティブまたはアイドル、タイムアウトが有効、クロックラインが LOW	X	0	1	0	割り込みが設定され、アクティブなトランザクションはただちに中止され、コントローラによるそれ以上のアクションはありません。バスコントローラによるバスの復旧はできません。ホストがスレープまたはシステムのリセットによりバスを復旧します。バスの復旧後、ホストはトランザクションを再開します。

表 8. エラー検出オペレーション / 挙動 ... 続き

チャンネルの状態	AR (MODE レジスタ)	エラー検出 (CHSTATUS)			次のアクション
		DAE	CLE	SSE	
アクティブ、START または Repeated START 条件	1	0	0	0	割り込みは設定されず、アクティブなトランザクションはただちに中止され、バスコントローラによりバスの復旧が試行されます。バスが復旧した場合 START が自動的に発行され、トランザクションのエラーが発生した場所からシリアル伝送が通常どおり継続されます。ホストによるアクションは必要ありません。
	1	1	0	0	割り込みが設定され、自動復旧が試行され、失敗しました。アクティブなトランザクションがただちに中止され、バスコントローラバス復旧アクションを判断します (たとえば BR ビットの設定またはスレーブのリセット)。
	0	1	0	0	割り込みが設定され、アクティブなトランザクションはただちに中止され、バスコントローラによるバスの復旧は試行されません。ホストは BR ビットを設定することでバスの復旧を試行するか、他のバス復旧処理を決定します。

7.5.1.4 INTMSK — 割り込みマスクレジスタ

INTMSK レジスタを通じ、どの状態で割り込みを生成するのかが管理することが可能になるので、トランザクションに対するホストの管理能力をより高められます。割り込みマスクは、指定のチャンネルのすべてのトランザクションに適用されます。マスクがアクティブの場合ビットは「1」に設定されます。レジスタのデフォルトでは、すべての割り込みはマスキングされません (00h)。

表 9. INTMSK — 割り込みマスクレジスタビットの説明

アドレス: チャンネル 0 = C2h; チャンネル 1 = D2h; チャンネル 2 = E2h

ビット	シンボル	説明
7	SDMSK	シーケンス完了マスク。シーケンス終了割り込みは生成されません。
6	FLDMSK	フレームループ完了マスク。フレームループ完了割り込みは生成されません。コントローラはアイドル状態に入ります。
5	WEMSK ^[1]	書込みエラーマスク。SLA NACK またはデータ NACK 割り込みは生成されず、コントローラはトランザクション内の残りの書込みデータをスキップし、シーケンス内の次のトランザクションの START で処理を継続します。
4	REMSK ^[1]	トランザクションで読出しエラーを検出。SLA NACK は生成されず、コントローラはトランザクション内の読出しデータをスキップし、シーケンス内の次のトランザクションの START で処理を継続します。
3:1	-	reserved
0	FEMSK	フレームエラーマスク。フレームエラー割り込みは生成されません。

注意: このマスクを使用する場合は十分な注意が必要です。スレーブデバイスで予期せぬエラーが発生する場合があります。

[1] UfM チャンネルには適用されません。

7.5.1.5 SLATABLE — スレーブアドレステーブルレジスタ

SLATABLE は 8 ビット × 64 レジスタセットで、シーケンス内の各トランザクションのスレーブアドレスを格納するテーブルを構成します。このテーブルは、自動増分ポインタ（ユーザーアクセス不可）を使用してロードされます。ポインタをリセットするには、CONTROL レジスタで AIPTRRST ビットを設定する必要があります。SLATABLE レジスタのスレーブアドレスはゼロベース（N - 1）インデックスで格納されます。最初のスレーブアドレスの場所は「00h」です。

注意： トランザクションカウントよりも大きいスレーブアドレスエントリはシーケンスの一部ではありません。TRANCONFIG[0] には、シーケンスに含まれるトランザクションカウントが含まれます。

表 10. SLATABLE — スレーブアドレステーブルレジスタビットの説明
アドレス: チャンネル 0 = C3h; チャンネル 1 = D3h; チャンネル 2 = E3h

ビット	シンボル	説明
7:1	SLATABLE[7:1]	スレーブアドレス。
0	SLATABLE[0]	1 のとき、読出しトランザクションがリクエスト。 0 のとき、書込みトランザクションがリクエスト。

表 11. SLATABLE レジスタの例

トランザクション	スレーブアドレス
00h	10h
01h	12h
02h	28h
03h	40h
04h	14h
:	:
3Fh	36h

7.5.1.6 TRANCONFIG — トランザクションコンフィギュレーションレジスタ

TRANCONFIG レジスタは 8 ビット × 65 レジスタセットで、シーケンス内で実行されるトランザクション数およびトランザクションの対象となるデータバイト数を含むテーブルを構成します。

このレジスタの最初のバイトは Transaction Count（トランザクションカウント）レジスタです。残りの 64 レジスタは Transaction Length（トランザクション長）レジスタです。

表 12. TRANCONFIG, バイト 0 — トランザクションコンフィギュレーションレジスタビットの説明
アドレス: チャンネル 0 = C4h; チャンネル 1 = D4h; チャンネル 2 = E4h

ビット	シンボル	説明
7:0		シーケンス内のトランザクション数。最大値は「40h」。

表 13. TRANCONFIG, バイト 1 から 40h — トランザクションコンフィギュレーションレジスタビットの説明

ビット	シンボル	説明
7:0		シーケンス内のトランザクションごとのバイト数。最大値は「FFh」。

表 14. ロードされた TRANCONFIG レジスタの例

レジスタ	値	説明
トランザクションカウント	10h	16 トランザクション = SLATABLE 内に 16 スレーブアドレス
トランザクション長 00h	0Ah	10 バイトトランザクション
トランザクション長 01h	12h	18 バイトトランザクション
トランザクション長 02h	28h	40 バイトトランザクション
トランザクション長 03h	40h	64 バイトトランザクション
:	:	:
トランザクション長 3Fh	12h	18 バイトトランザクション

注意: トランザクション長 (TRANCONFIG[1:40h]) および SLATABLE([0:3Fh]) が完全に初期化されたとしても、シーケンスに含まれるのはトランザクションカウント (TRANCONFIG[0]) で指定された数のトランザクションのみです。

トランザクションカウントが「0」の場合、STA ビットが設定されているときにシリアルバスでは何の処理も行われません。また、割り込みの生成とステータスの更新もありません。コントローラはトランザクションの処理は実行せず、単に CONTROL.STA ビットをリセットするだけです。

トランザクション長が「0」の場合、読出しトランザクションはスキップされ、書込みトランザクションがスレーブアドレスおよび書込みビット (SLA+W) をデータバイトなしでシリアルバスに送信します。

7.5.1.7 DATA — I²C バスデータレジスタ

DATA は 8 ビット読出し / 書込み、自動増分レジスタで、チャンネルバッファへのインターフェースポートです。バッファへのアクセス時、ホストは伝送するシリアルデータのバイトの書込みまたはこの場所で受信したバイトの読出しを行います。ホストは DATA からの読出しはいつでも実行できますが、この 8 ビットレジスタへの書込みはチャンネルがアイドル状態のときにのみ実行できます。

注意: シリアルインターフェースがアクティブのときにデータを読出すと、古いデータまたは誤りのあるデータが返されます。

ホストは、チャンネルに割り当てられているメモリの容量までの読出しと書込みを行えます。データのアクセス場所は TRANSEL および TRANOFS レジスタに格納されます (どちらもデフォルトは「00h」)。

DATA レジスタへの読出しまたは書込みアクセスの後に TRANSEL および TRANOFS レジスタのコンテンツがポイントするデータの場所へ戻るには、コントロールレジスタ内の AIPTRRST (自動増分ポイントリセット) ビットを設定します。

バッファ内の最初の DATA レジスタの場所へ戻るには、TRANSEL を「00h」に設定します。

表 15. DATA — データレジスタビットの説明

アドレス: チャンネル 0 = C5h; チャンネル 1 = D5h; チャンネル 2 = E5h

ビット	シンボル	説明
7:0	D[7:0]	伝送する 8 ビットまたは受信したばかりの 8 ビット。DATA の logic 1 は I ² C バスの HIGH レベルに対応しています。logic 0 はバスの LOW レベルに対応しています。

7.5.1.8 TRANSEL — トランザクションデータバッファ選択レジスタ

TRANSEL レジスタは、DATA バッファ内の指定のトランザクションへのポインタの選択に使用されます。これによってユーザーはデータバッファ全体をあらかじめ書き込んだり格納されているシリアルデータを読み出しトランザクションから読み取る必要なしに、指定のスレーブのデータを更新できます。このレジスタの値は、SLATABLE レジスタ内のスレーブアドレスの位置です。TRANSEL レジスタはゼロベース (N - 1) レジスタです。

たとえば 22 番目のスレーブアドレスデータの変更が必要な場合、ホストは TRANSEL レジスタを「15h」に設定します。このレジスタを TRANSOFS レジスタとともに使用することで、データバッファ内の指定のバイトにアクセスできます。これによってホストは新しいデータを DATA レジスタに書き込みます。自動増分機能は、DATA レジスタ内のこの新しい場所から処理を継続します。

TRANSEL を初期化されていない TRANCONFIG エントリに設定すると、データバッファ外のデータの読み出し / 書き込みのリクエストが生成される場合があります。このような場合、CTRLSTATUS レジスタの BE ビットが logic 1 に設定されます。書き込みデータは無視され、読み出しデータは無効となります。

TRANSEL レジスタのプログラミングによって新しいトランザクションが選択されると、TRANSOFS レジスタは自動的に「00h」にリセットされます。

注意： データバッファを更新する場合、更新するバイト数または読み取るバイト数が TRANCONFIG レジスタで指定されているバイト数を超えると、自動増分はトランザクションの境界を越えてバッファに格納されている次のトランザクションに入ります。

注意： DATA ポインタをリセットする場合は TRANSEL レジスタに「00h」と書き込みます。

表 16. TRANSEL — トランザクションデータバッファ選択レジスタビットの説明

アドレス: チャンネル 0 = C6h; チャンネル 1 = D6h; チャンネル 2 = E6h

ビット	シンボル	説明
7	-	Reserved.
6	-	Reserved.
5:0	TRANSEL[5:0]	SLATABLE 内のスレーブアドレスの場所。最大値は「3Fh」。

7.5.1.9 TRANOFS — トランザクションデータバッファバイト選択レジスタ

TRANSEL レジスタとともに TRANOFS レジスタを使用することで、データバッファ内のトランザクションの指定のバイトへのポインタを選択できます。これによってユーザーはデータバッファ全体の読み出し / 再書き込みをすることなく、指定のスレーブの指定のデータバイトを読み出しまたは再書き込みできます。TRANOFS レジスタはゼロベース (N - 1) なので、このレジスタがポイントする最大バイトは 256 です。

たとえば 40 番目のスレーブアドレスデータの 10 番目のバイトが必要な場合、ホストは TRANSEL レジスタを「27h」に、TRANSOFS レジスタを「09h」に設定し、ホストは DATA レジスタの読み出しを継続します。

TRANOFS をデータバッファ外のバイトオフセットに設定すると、CTRLSTATUS レジスタの BE ビットが logic 1 に設定されます。書き込みデータは無視され、読み出しデータは無効となります。

注意： 更新または読み取るバイト数は、TRANCONFIG レジスタに指定されているバイト数を超えないようにしなければなりません。このバイト数を超えた場合、自動増分はトランザクションの境界を越えてバッファに格納されている次のトランザクションに入ります。

表 17. TRANOFS — トランザクションデータバッファバイト選択レジスタビットの説明

アドレス: チャンネル 0 = C7h; チャンネル 1 = D7h; チャンネル 2 = E7h

ビット	シンボル	説明
7:0	TRANOFS[7:0]	TRANSEL の指定のトランザクションバッファのバイトインデックス。

7.5.1.10 BYTECOUNT — 伝送済および受信済バイトカウントレジスタ

BYTECOUNT レジスタは送信または受信したバイト数を格納します。このカウントは継続的に更新され、BYTECOUNT は伝送および受信したバイトをリアルタイムにレポートします。このレジスタは読み出し専用です。BYTECOUNT には、WEMSK または REMSK が有効なトランザクションおよび一部または全部がスキップされたトランザクションを含め、書込みトランザクションで確認済 (ACK) のバイトのみと読み出しトランザクションで受信したすべてのバイトが含まれます (図 9 を参照)。BYTECOUNT レジスタは、すべてのシーケンスの START でクリアされます。

表 18. BYTECOUNT, バイト 0 — トランザクションコンフィギュレーションレジスタビットの説明

アドレス: チャンネル 0 = C8h; チャンネル 1 = D8h; チャンネル 2 = E8h

ビット	シンボル	説明
7:0	BYTECOUNT[7:0]	シーケンス内のトランザクションごとに送信 / 受信したバイト数。最大値は「FFh」。

7.5.1.11 FRAMECNT — フレームカウントレジスタ

表 19. FRAMECNT — フレームカウントレジスタビットの説明

アドレス: チャンネル 0 = C9h; チャンネル 1 = D9h; チャンネル 2 = E9h

ビット	シンボル	説明
7:0	FRAMECNT[7:0]	ビット 7 からビット 0 は、バッファされたコマンドを再送する回数を示します。デフォルトは「01h」。

このレジスタは読み出し / 書込みレジスタです。このレジスタのコンテンツにはホストによってプログラムされた値が含まれ、シリアルバスを通じて送信されたフレームのリアルタイムのカウントではありません。

FRAMECNT が「00h」の場合、バッファに格納されているシーケンスは継続的にループします。各シーケンスの最後には STOP が送信されます。

FRAMECNT が「01h」の場合はデフォルト状態で、バッファに格納されているシーケンスが 1 回送信され、シーケンスの最後に STOP が送信されます。

FRAMECNT の値が「01h」より大きい場合、バッファに格納されているシーケンスは FRAMECNT の回数ループし、各シーケンスの最後に STOP が送信されます。

注意: FRAMECNT はバッファに格納されているシーケンスのループを実行する場合にのみ設定することもできます。

7.5.1.12 REFRATE — リフレッシュ・レートレジスタ

REFRATE レジスタは、REFRATE ループが有効なときに (FRAMECNT ≠ 1 で TE = 0)、各シーケンスの開始の間の時間間隔を定義します。

REFRATE で定義する更新間隔は、必ず I²C バスでシーケンスの伝送に要する時間よりも長くしなければなりません。REFRATE 値が小さすぎるとフレームエラー (FE) ビットが設定され割り込みがリクエストされます。

表 20. REFRATE — リフレッシュ・レートレジスタビットの説明

アドレス: チャンネル 0 = CAh; チャンネル 1 = DAh; チャンネル 2 = EAh

ビット	シンボル	説明
7:0	REFRATE[7:0]	ビット 7 からビット 0 は、シーケンス更新間隔を示します。分解能は「100 μs」です。 デフォルト値は「00h」でタイマーは無効化され、FRAMECNT が = 0 または FRAMECNT が > 1 のとき、シーケンスは送信して戻されます。

注意: FRAMECNT が「1」の場合、リフレッシュ・レート機能は無効化されます。

7.5.1.13 SCLL、SCLH および SCLPER、SDADLY クロックレートレジスタ

表 21. SCLL — クロックレート LOW レジスタビットの説明 (Standard-mode、Fast-mode、Fast-mode Plus)

アドレス: チャンネル 0 = CBh

ビット	シンボル	説明
7:0	L[7:0]	SCL の LOW 状態を定義する 8 ビット。デフォルト: 94 (5Eh)

表 22. SCLH — クロックレート HIGH レジスタビットの説明 (Standard-mode、Fast-mode、Fast-mode Plus)

アドレス: チャンネル 0 = CCh

ビット	シンボル	説明
7:0	H[7:0]	SCL の HIGH 状態を定義する 8 ビット。デフォルト: 63 (3Fh)

Standard-mode、Fast-mode、Fast-mode Plus (Fm+) のクロックレートレジスタは SCLL レジスタと SCLH レジスタでコントロールし、Ultra Fast-mode チャンネルは SCLPER レジスタと SDADLY レジスタでコントロールします。PCU9669 のシリアルバスのデータ伝送レートを定義します。シリアルバスの実際の周波数は t_{HIGH} (SCL が HIGH の時間)、t_{LOW} (SCL が LOW の時間)、t_r (立上り時間)、t_f (立下り時間) の値によって決まります。

不法な値が SCLL と SCLH レジスタまたは SCLPER レジスタに書き込まれると一部はそれぞれ最大チャンネル周波数で動作します。

Standard、Fast、Fast-mode Plus の各モードについて、t_{HIGH} および t_{LOW} は SCLH レジスタと SCLL レジスタにプログラムされている値および PLL クロック周波数に基づいて計算されます。UfM モードの場合、クロックは SCLPER が定義する 50 % デューティサイクルに固定されます。いずれの場合も t_r と t_f はシステム / アプリケーションに依存します。

注意: どの I²C バスモードが指定されているのかを認識するため、MODE レジスタのプログラムは SCLL レジスタと SCLH レジスタのプログラム前に実行する必要があります。詳細は 7.5.1.14 章「MODE — I²C バスモードレジスタ」を参照してください。

パワーアップ時またはリセット後にデフォルトで選択されるモードは Fast-mode Plus (Fm+) です。

クロックは、156 MHz (13 × OSC クロック) に設定されている内部 PLL 周波数に基づきます。内部クロックの精度を 1 % とした場合、最悪の T_{PLL} は次のとおりです。

$$\frac{1}{12.12 \text{ MHz} \times 13} = \frac{1}{157.56 \text{ MHz}} = 6.347 \text{ ns} .$$

Standard、Fast、Fast-mode Plus のクロック設定の計算。

$$TOTAL_SCLLH = \frac{1}{T_{PLL} \times freq} \text{ § scale factor} \tag{1}$$

スケールファクタは MODE レジスタによって設定され、TOTAL_SCLLH の計算で使用されます。スケールファクタは Standard-mode では「8」、Fast-mode では「4」、Fast-mode Plus では「1」です。

SCLL と SCLH は次の計算で求められます。

$$SCLL = 0.6 \times TOTAL_SCLLH \tag{2}$$

$$SCLH = 0.4 \times TOTAL_SCLLH \tag{3}$$

注意： 必要な周波数に一致させるため、立上り時間 (t_r) および立下り時間 (t_f) は、ハードウェアによって内部的に調整されます。指定に違反する無効な値が SCLL または SCLH に書き込まれた場合、コントローラはバス周波数を許容可能な SCLL および SCLH 最小値に調整します。

SCL 周波数の結果 - 例

表 23. SCL 計算スケールファクタ

I ² C バスモード	周波数	スケールファクタ
Standard	100 kHz	8
Fast	400 kHz	4
Fast-mode Plus	1000 kHz	1

表 24. 標準 SCL 周波数

下記データの条件は次の通りです：
プルアップレジスタ R_{PU} = 500 Ω; バス静電容量 C_b = ~170 pF

希望周波数 (kHz)	実際の周波数 (kHz)	SCLL	SCLH
Standard-mode (Sm)			
100	99.3	116	79
90	90.0	129	87
80	80.0	145	98
70	69.5	168	112
60	59.7	194	132
50	50.0	233	156
Fast-mode (Fm)			
400	398.4	58	39
350	348.7	66	45
300	298.2	78	52
250	250.2	93	62
200	198.0	117	79
150	150.1	155	104
100	100.0	233	156
Fast-mode Plus (Fm+)			
1000	999.0	90	63
900	900.0	100	70
800	798.3	113	79
700	698.5	130	90
600	599.9	152	105
500	499.5	183	126
400	399.7	229	158

注意：バスコントローラは指定されたモードに対して適切な t_r と t_f を内部で選択するので、求める周波数に基づいて正しい MODE 設定をプログラムする必要があります。I²C バスの最小周波数は 50 kHz です。

注意：実際の SCL 周波数は PLL 周波数とバス負荷によって左右されます。コントローラは SCL ラインの立上り時間を監視し、I²C バスに指定されている HIGH および LOW の最小のクロックタイミングへ違反しないように可能な限り出力周波数をプログラムされている値へ近づけるように、SCL のタイミングを調整します。

表 25. SCLPER – クロック期間レジスタビットの説明(Ultra Fast mode)

アドレス: チャンネル 1 = DBh; チャンネル 2 = EBh

ビット	シンボル	説明
7:0	L[7:0]	クロック期間を定義する 8 ビット (Ultra Fast mode)。デフォルト: 32 (20h)

表 26. SDADLY – SDA 遅延レジスタビットの説明(Ultra Fast mode)

アドレス: チャンネル 1 = DCh; チャンネル 2 = ECh

ビット	シンボル	説明
7:6	H[7:6]	Reserved. 読み出し専用、読み返しゼロ。
5:0	H[5:0]	SDA 遅延を定義する 6 ビット (Ultra Fast mode)。デフォルト: 8 (08h)

Ultra Fast mode (UfM) のクロック設定の計算：

クロック期間の定義は次の通りです (50 % デューティサイクル)。

$$SCLPER_{(min)} = \frac{1}{T_{PLL} \times freq} \tag{4}$$

データはクロックの立下りエッジに関して次のように遅延します。

$$SDADLY_{(max)} = \frac{SCLPER}{4} \tag{5}$$

表 27. クロック期間の例と許容可能なデータ遅延

周波数	SCLPER ^[1]	SDADLY ^[2]
5.0 MHz	32	2 to 8
4.0 MHz	39	2 to 9
3.0 MHz	53	2 to 13
2.0 MHz	79	2 to 19
1.0 MHz	158	2 to 39

[1] SCLPER に格納できる最小許容値は「32」です。

[2] SDADLY に格納できる最小許容値は「2」です。

PCU9669 は SCLPER レジスタを右に 1 つシフトすることで 50 % デューティサイクルを強制適用します。

ユーザーが SCLPER レジスタを書き込むと、SCLPER の 1/4 の値で SDADLY が自動的にロードされます (SCLPER レジスタ値が右に 2 回シフト)。その後、必要に応じて SDADLY レジスタを上書きできます。

遅延を調整するため、レジスタの書き込み順はまず SCLPER、次に SDADLY レジスタです。

SDADLY の最大値は、ロードを希望する値です。

7.5.1.14 MODE — I²C バスモードレジスタ

MODE は読出し / 書込みレジスタです。バスの復旧オプションを選択するコントロールビットおよび正しいタイミングパラメータが含まれます。AC[1:0]に関連するタイミングパラメータには t_{BUF}, t_{HD;STA}, t_{SU;STA}, t_{SU;STO}, t_{HIGH}, t_{LOW}が含まれます。自動復旧ビットおよびバス復旧ビットはこのレジスタに含まれます。バスコントロールシーケンスは、8.5.1 章「SDA (DAE) の LOW レベルによる I²C バスの障害」に規定されています。

表 28. MODE — I²C バスモードレジスタビットの説明

アドレス: チャンネル 0 = CDh; チャンネル 1 = DDh; チャンネル 2 = EDh

ビット	シンボル	説明
7	CHEN	チャンネル有効化ビット。R/W。 0: チャンネルは無効、SCL および SDA はハイインピダンス、USDA および USCL は HIGH。すべてのレジスタにアクセスしセットアップおよびコンフィギュレーションを実行できますが、CHEN ビットが「0」の場合、シーケンスは開始できません (STA は設定できません)。 1 (デフォルト): チャンネルは有効です。
6	-	Reserved.
5	BR	バス復旧。BR が「1」のとき、バスコントローラは 9 クロックパルスをバスに送信することでバス復旧を試行します。バス復旧が完了すると、コントローラはビットを「0」にリセットします。このビットは、バスで無作為または非同期的な 9 クロックパルスを生成することは意図していません。この機能は AR ビットが「1」のときに自動的に実行されます。
4	AR	自動復旧。 AR = 1 (デフォルト) の場合、バスコントローラは 8.5.1 章「SDA (DAE) の LOW レベルによる I ² C バスの障害」の説明にあるとおりバスの復旧を自動的に試行します。 AR = 0 の場合、バスコントローラは現行のトランザクションを中止し、CHSTATUS レジスタの DAE ビットを設定することでエラーコードを生成し、INT ピンを LOW にします。
3:2	-	Reserved.

Fm+ チャンネル 0

1:0	AC[1:0]	適切なタイミングパラメータを確保するための I ² C バスモード選択 (表 29 および表 40 を参照)。 AC[1:0] = 00 : Standard-mode AC パラメータが選択されています。 AC[1:0] = 01 : Fast-mode AC パラメータが選択されています。 AC[1:0] = 10 (デフォルト) : Fast-mode Plus AC パラメータが選択されています。 AC[1:0] = 11: Reserved.
-----	---------	---

UfM チャンネル 1 およびチャンネル 2

1:0	AC[1:0]	適切なタイミングパラメータを確保するための I ² C バスモード選択 (表 29 および表 40 を参照)。 AC[1:0] = 00: Reserved. AC[1:0] = 01: Reserved. AC[1:0] = 10: Reserved. AC[1:0] = 11 (デフォルト) : Ultra Fast-mode AC パラメータが選択されています。読出し専用ビット。
-----	---------	---

注意: CHEN ビット値は、I²C バスがアイドル状態の場合にのみ変更しなければなりません。

注意: AC[1:0] に対するすべての変更は (たとえば Fast-mode から Standard-mode)、SCL の HIGH および LOW のタイミング違反となる場合があります。このため、SCLL レジスタと SCLH レジスタの値を選択したモードに合わせて設定しなければなりません。

注意: AC[1:0]、BR および AR ビットは読出し専用ビットで UfM チャンネルには適用されません。UfM チャンネル AC パラメータは内部的にコントロールされます。

表 29. I²C バスモード選択 一例

I ² C バス周波数 (kHz) ^[1]	スケールファクタ	AC[1:0]	モード
100	8	00	Standard
400	4	01	Fast
1000	1	10	Fast-mode Plus
-	-	11	reserved

[1] 計算式: $f_{SCL} = \frac{I}{T_{PLL}[(SCLL + SCLH) \times sf] + t_r + t_f}$

7.5.1.15 TIMEOUT — タイムアウトレジスタ

TIMEOUT は 8 ビット 読出し / 書込みレジスタで、SCL が LOW 論理状態でいられる最長時間を指定します。この時間を過ぎると CLE 割り込みが生成されます。

注意: TIMEOUT はコントローラの UfM チャンネルには適用されません。

I²C バスインターフェースの動作中、TIMEOUT はすべての LOW SCL トランザクションでタイムアウトカウンタにロードされます。

表 30. TIMEOUT — タイムアウトレジスタビットの説明

アドレス: チャンネル 0 = CEh

ビット	シンボル	説明
7	TE	タイムアウト有効化 / 無効化 TE = 1: タイムアウト機能有効 TE = 0: タイムアウト機能無効
6:0	TO[6:0]	タイムアウト値。タイムアウト期間 = (TIMEOUT[6:0] + 1) × 200 μs タイムアウト値は多少変わります。おおよその値となります。

タイムアウトレジスタは、次のような場合に使用できます。

- バスコントローラが START 条件を送信するときに、SCL ラインが他のデバイスによって LOW 状態のままとなっている場合。この場合、バスコントローラはタイムアウト値の時間待機することで SCL がリリースされます。SCL がリリースされない場合、バスコントローラはバスエラーであると判断し、CHSTATUS レジスタの CLE ビットを設定し、割り込みシグナルを生成して SCL および SDA ラインをリリースします。
- タイムアウト機能は SCL が LOW になるたびに開始します。SCL が LOW の時間がタイムアウト値以上となった場合、バスコントローラはバスエラーであると判断し、上記の処理を実行します。I²C バスインターフェースの動作中、TIMEOUT はすべての SCL トランザクションでタイムアウトカウンタにロードされます。詳細は [8.7 章「グローバルリセット」](#) を参照してください。

7.5.1.16 PRESET — I²C バスチャンネル 平行ソフトウェア リセットレジスタ

表 31. PRESET — I²C バスチャンネル 平行ソフトウェア リセットレジスタビットの説明

アドレス: チャンネル 0 = CFh; チャンネル 1 = DFh; チャンネル 2 = EFh

ビット	シンボル	説明
7:0	PRESET[7:0]	I ² C バスチャンネル平行リセットコマンドで使用される読出し / 書込みレジスタ。

PRESET は 8 ビット 書込み専用レジスタで、このレジスタを設定することでユーザーはソフトウェアのコントロール下にある個々の PCU9669 チャンネルをリセットできます。ソフトウェアリセットは、このレジスタへ 2 つの連続するバイトを書き込むことで実行します。最初のバイトは「A5h」、2 番目のバイトは「5Ah」であることが必要です。また書込みは連続しているとともに、値が「A5h」と「5Ah」に一致しなければなりません。このシーケンスに準拠していない場合、リセットは中止されます。

PRESET はステートマシン、レジスタ、バッファポインタをデフォルト値にリセットし、対応する TRANCONFIG、SLATABLE、BYTECOUNT、DATA 配列の各チャンネルをゼロにリセットしますが、チップ全体はリセットしません。ソフトウェアリセットがアクティブの間、パラレルバスもアクティブのままになります。ユーザーは PRESET レジスタを読み出すことでいつリセットが完了したのかを確認できます。リセットがアクティブの場合 PRESET はすべて「1」を返し、完了するとすべて「0」を返します。

7.5.2 グローバルレジスタ

7.5.2.1 CTRLSTATUS — コントローラステータスレジスタ

CTRLSTATUS レジスタは、パラレルバスが生成した割り込みを含め、コントローラのステータスをレポートします。ステータスビットは 6 あります。CTRLSTATUS が「00h」の場合はアイドル状態を示すので、シリアル割り込みはリクエストされません。コントローラの動作中、このレジスタのコンテンツは継続的に更新されます。

下位 3 ビットは割り込みリクエストが保留中のチャンネルを表します。個々のチャンネル割り込みリクエストをクリアするには、CHSTATUS レジスタを読み出す必要があります。ビット [5:3] は、チャンネルが現在アクティブかどうか、またはアイドル状態であるかどうかを示します。

表 32. CTRLSTATUS — 割り込みステータスレジスタビットの説明

アドレス: F0h

ビット	シンボル	説明
7	BE	バッファエラー。オーバーフローなどのバッファエラーが検出されました。
6	-	
5	CH2ACT	チャンネル 2 がアクティブ。
4	CH1ACT	チャンネル 1 がアクティブ。
3	CH0ACT	チャンネル 0 がアクティブ。
2	CH2INTP	チャンネル 2 割り込み保留中。
1	CH1INTP	チャンネル 1 割り込み保留中。
0	CH0INTP	チャンネル 0 割り込み保留中。

注意: グローバルリセットはすべてのチャンネルおよびコンフィギュレーション設定をリセットします。

BE — バッファエラービット: このビットは、バッファエラーが検出されたことを示します。たとえばホストプログラミングのバイトが多過ぎてバッファがオーバーフローした場合にこのビットが設定されます。バッファエラーから復旧するにはソフトウェアまたはハードウェアのリセットが必要です。

バッファエラーは、TRANCONFIG レジスタによってまだ設定されていないデータの場所の読出しや書込みが行われたときに発生する場合があります。またパラレルデータの書込みまたは読出しがバッファ容量を超えた場合や、TRANSEL ポインタと TRANOFS ポインタの設定がバッファ境界を越えている場合に発生することもあります。

DATA レジスタがバッファ容量を超えるデータと共にロードされた場合、バッファサイズを超えるバイトは無視され、バッファエラー (BE) が生成されます。

特別なケース: BE 割り込みは、CTRLSTATUS レジスタを読み出すことでクリアされます。他のすべての割り込みは、それぞれの CHSTATUS レジスタを読み出すことでクリアされます。




図 4. PCU9669 ステータスレポーティングロジック

チャンネルステータスは表 7 を参照してください。

7.5.2.2 CTRLINTMSK — コントロール割り込みマスクレジスタ

CTRLINTMSK はマスクチャンネルが生成したすべての割り込みをマスクします。これによってホスト MCU は、同じチャンネルに割り込みされることなく、割り込みを実行する前に他の処理を実行することができます。

表 33. CTRLINTMSK – コントロール割り込みマスクレジスタビットの説明
アドレス: F1h.

ビット	シンボル	説明
7	BEMSK	バッファエラーマスク。バッファエラー割り込みは生成されません。 注意: このマスクを使用する場合は十分な注意が必要です。スレーブデバイスで予期せぬエラーが発生する場合があります。
6:3	-	reserved
2	CH2MSK	このビットを「1」に設定すると、チャンネルに対するすべての割り込みはマスクされ、 $\overline{\text{INT}}$ ピンは LOW に設定されません。
1	CH1MSK	このビットを「1」に設定すると、チャンネルに対するすべての割り込みはマスクされ、 $\overline{\text{INT}}$ ピンは LOW に設定されません。
0	CH0MSK	このビットを「1」に設定すると、チャンネルに対するすべての割り込みはマスクされ、 $\overline{\text{INT}}$ ピンは LOW に設定されません。




図 5. PCU9669 割り込みロジック

割り込みマスクは表 9 を参照してください。

7.5.2.3 DEVICE_ID — デバイス ID

DEVICE_ID レジスタには、パラレルバスでバスコントローラを識別するバスコントローラのパート番号が格納されます。

表 34. DEVICE_ID — デバイス ID レジスタビットの説明

アドレス: F6h

ビット	シンボル	説明
7	U/A	PCU または PCA デバイスを選択。 1 = PCU96xx 0 = PCA96xx
6:0	BCD	ID の最後の 2 桁の BCD (2 進化 10 進法) コード。範囲は 00h から 79h。PCU9669 のコードは「E9h」です。

7.5.2.4 CTRLPRESET — パラレルソフトウェアリセットレジスタ

表 35. CTRLPRESET — パラレルソフトウェアリセットレジスタビットの説明

アドレス: F7h

ビット	シンボル	説明
7:0	CTRLPRESET[7:0]	デバイスパラレルリセットコマンド中に使用される書き込み専用レジスタ。

CTRLPRESET は 8 ビット書込み専用レジスタで、このレジスタを設定することでユーザーはソフトウェアのコントロール下にある PCU9669 をリセットできます。ソフトウェアリセットは、このレジスタへ 2 つの連続するバイトを書き込むことで実行します。最初のバイトは「A5h」、2 番目のバイトは「5Ah」であることが必要です。また書込みは連続しているとともに、値が「A5h」と「5Ah」に一致しなければなりません。このシーケンスに準拠していない場合、リセットは中止されます。

7.5.2.5 CTRLRDY — コントローラ準備レジスタ

表 36. CTRLRDY — コントローラ準備レジスタビットの説明
アドレス: FFh

ビット	シンボル	説明
7:0	CTRLRDY[7:0]	読出し専用レジスタで、コントローラの内部状態を示します。「FFh」はコントローラが初期化中であることを示し、「00h」は通常動作モードを示します。

CTRLRDY (アドレス FFh) は 8 ビット読出し専用レジスタで、コントローラの内部状態を示します。「FFh」はコントローラが初期化中であることを示します。パワーアップ時、ハードウェアのリセット後、またはグローバルソフトウェアリセット後に初期化状態になります。

オシレータおよび PLL は、パワーオンリセット (POR)、ハードウェアリセット、またはグローバルソフトウェアリセット (CTRLPRESET) の後にのみ初期化されます。

「00h」はコントローラが通常動作モードであることを示します。

コントローラ初期化中のアクセスには、読み返されるコントローラの状態を更新する RD ピンの移行に CE ピンがしたがう必要があります。コントローラの準備が整った後、CE ピンは RD ピンと WR ピンの移行中も LOW に保持しておくことが可能です。図 6、図 7、図 8 を参照してください。




図 6. 初期化中。CE は各読出し処理時に RD に移行することが必要





図 7. 通常処理。CE は、複数読出し時の RD 移行中も LOW に保持しておくことが可能



8. PCU9669 の動作

PCU9669 は、単一のマスタバスで大量のデータを効率的に送受信できるように設計されています。この I²C バスコントローラのアーキテクチャは 3 つの主要コンポーネントで構成されています。これらのコンポーネントがお互いに連携することで、トランザクションの実行時にハイスループットを提供するとともにハイレベルな自動化を実現します。

- スレーブアドレステーブル：バス上のスレーブのアドレスおよび方向（読出しまたは書込み）を指定します。
- トランザクションコンフィギュレーション：トランザクションのサイズを指定します。
- データバッファ：このスレーブが送信するデータまたは受信したデータを格納します。

これらの 3 コンポーネントが PCU9669 で統合されてシーケンスを形成します。シーケンスとは一連の読出しまたは書込みトランザクションで、シーケンスの最小サイズは読出しトランザクション 1 つか書込みトランザクション 1 つです。1 つのシーケンスには複数のトランザクションを含めることが可能で、ループコントロールおよび内蔵のリフレッシュ・レートタイマーを使うことで、ホストコントローラ（CPU）の干渉を受けることなく実行できます。

PCU9669 は、バッファへロードされた順番でトランザクションを実行します。ホストの割り込みはありません。シーケンスの終端に達するとシーケンス完了（SD）ビットが CHSTATUS レジスタで確認され、SDMSK = 0 の場合コントローラは割り込みをリクエストします。この時点で、ホストはバッファに新しいシーケンスをロードするか、現在バッファにロードされているシーケンスを再送信できます。

シーケンスの進行中、トランザクション実行時にエラーが発生しない限り割り込みは生成されません。ホストは、シーケンスが完了した場合にのみ割り込みを受信します。PCU9669 は SLATABLE に指定されている方向ビットにしたがってマスタトランスミッタまたはマスタレシーバとしての役割を動的に切り替えます。読出しトランザクションが完了すると、ホストはコントローラがシーケンス内の残りのトランザクションを実行している間でも、格納されているシリアルデータを取得することができます。

8.1 シーケンス実行

シーケンスに含まれるトランザクションには 2 つのタイプがあります。

- 書込みトランザクション。PCU9669 はマスタトランスミッタとして機能します。
- 読出しトランザクション。UfM チャネルは単一方向なので、PCU9669 は Fm+ チャネルのみマスタレシーバとして機能します。

それぞれの方向（読出し / 書込み）のデータ伝送は図 9 を参照してください。図 6 で使用している略語の意味は次のとおりです。

- S – START 条件
- SLA – 7ビットスレーブアドレス
- R – 読み取りビット (SDA、HIGH レベル)
- W – 書込みビット (SDA、LOW レベル)
- A – 確認ビット (SDA、LOW レベル)
- \bar{A} – 非確認ビット (SDA、HIGH レベル)
- Data – 8ビットデータタイプ
- P – STOP 条件

図 9 で、丸は CHSTATUS レジスタでビットが設定されていることを示します。CHSTATUS = 00h のときチャンネル割り込みはリクエストされず、割り込みがマスキングされている場合、INT ピンは考慮されません (7.5.2.2 章を参照)。

シーケンスを正常に実行するには、前述した 3 つすべてのコンポーネントがメモリ内に存在し、正しく設定されていることが必要です。トランザクションサイズ、データバッファ長、方向ビットが正しく設定されていない場合の対処法はありません。トランザクション長が「00h」に設定されている場合、方向ビットを有したスレーブアドレスのみが伝送されます。

ホストがシリアルポートの構成を設定し TRANCONFIG (スレーブ数およびスレーブごとのバイト)、SLATABLE (スレーブアドレス)、TRANSEL (トランザクションデータバッファ選択)、TRANOFS (バイトオフセット選択) のプログラミングを行い、DATA バッファにシリアルデータをロードすると、シーケンスの伝送準備が整います。


シーケンスを送信する場合、ホストが CONTROL レジスタの STA ビットを設定すると、コントローラはただちにシリアルバスで START を送信します。続いて、SLATABLE に出現する順番でトランザクションが実行されます。各トランザクションは ReSTART コマンドで区切られます。

割り込みがマスキングされていない場合、シリアル伝送のトランザクション間で割り込みは生成されません。すべてのトランザクションが正常に完了するとコントローラは STOP を生成し、CHSTATUS にシーケンス完了 (SD) ビットが設定され、割り込みが生成されます。

割り込みがマスキングされていない場合、スレーブアドレスまたはデータ (書込みサイクル) の NACK によってシリアル伝送が終了し、STOP が生成され、INT ピンが確認されます。ホストは CTRLSTATUS (コントローラステータスレジスタ) を読み取ってどのチャンネルが割り込みを生成したのかを確認し、そのチャンネルの CHSTATUS レジスタおよび STATUSx_[n] を読み取って、どのスレーブアドレスがエラーの原因となったのかを確認します。

割り込み WEMSK および REMSK が設定された場合、スレーブアドレスまたはデータ (書込みサイクル) の NACK はシリアル伝送を終了せず、エラーは STATUSx_[n] レジスタに格納され、シリアル伝送はシーケンス内の次のトランザクションに継続されます。すべてのトランザクションが完了するとコントローラは STOP を生成し、CHSTATUS でシーケンス完了 (SD) ビットおよび他のエラービット (WE または RE) が設定され、割り込みが生成されます。


ホストが PCU9669 のポーリングを行う場合、SD ビットを含めてすべてのレジスタをマスキングし、CTRLSTATUS、CHSTATUS、STATUSx_[n] および (または) CONTROL レジスタを読み取り、コントローラの状態を確認します。



CHSTATUS コードの例:

- 80h : シークエンス完了、エラーなし
- C0h : フレームループおよびシークエンス完了、エラーなし
- A0h : シークエンス完了、書き込みエラーあり
- D0h : フレームループおよびシークエンス完了、読出しエラーあり

図 9. PCU9669 I²C ステータスコード



ステータスおよびコンフィギュレーションレジスタは表示されていません。色付きの部分はコメント/インデックスで、ユーザーはアクセスできません。

図 10. PCU9669 シーケンスブロック図

8.2 読出しトランザクション (Fm+ チャンネルのみ)

多くの I²C バススレーブデバイスは、読出し処理のセットアップのためのコマンドまたはレジスタオフセットが必要です。この場合、読出しトランザクションは実際には書込みトランザクションとこれに読出しトランザクションが続く複数の部分で構成されたトランザクションです。これは、シーケンスのプログラミング時にこの順序でトランザクションを設定することによって行えます。

読出しの前に書込みが必要ない場合、読出しトランザクションはシーケンス内のどこにでも置くことができます。読出しトランザクションが完了すると (TR ビットが 0 にクリア) データはすぐに利用可能になり、ホストはパラレルバスを通じて取得できます。

8.3 シーケンスの停止

ホストがシーケンスの実行を停止する場合、CONTROL レジスタの STO ビットを設定しなければなりません。書込みトランザクションでは、ホストはシリアルバスで現在伝送しているバイトのアクノリッジサイクルの後に STOP を発行します。読出しトランザクションでは、アドレス + 読出しビット (SLA+R) の送信中にホストが STO ビットを設定した場合、コントローラは 9 クロックおよび 9 番目のクロックで NACK を送信し、1 バイトの読出しを完了してから STOP 条件を送信します。読出しトランザクションの進行中にホストが STO ビットを設定すると、現行のバイトで NACK が発行され STOP 条件が送信されます。割り込みは生成されず、すべてのステータスレジスタは最新状態になります。STOP 条件が完了したことをホストに示すためシーケンス完了 (SD) ビットが設定され、バスはアイドル状態になります。チャンネルがループモードの場合 (FRAMECNT ≠ 1)、シーケンス完了 (Sequence Done) とフレームループ完了 (Frame Loop Done) および STO または STOSEQ ビットが設定されます。

ホストがシーケンスの途中で STOP (STO を設定) を発行し、これに続けて START を発行した場合 (STA を設定)、コントローラはシーケンスが最後に停止した場所からではなく、最初から再送信します。

8.4 シーケンスのルーピング

シーケンスは、FRAMECNT および次のいずれかを使用して、自動的に複数回ループさせることができます。

- REFRATE レジスタ。このレジスタには、2 つのシーケンス間に必要なタイミングを指定するリフレッシュ・レート値が含まれます。リフレッシュ・レートはバスコントローラの内部クロックに由来します。REFRATE を「00h」に設定すると、シーケンスはバック・ツー・バックでループします。
- トリガー有効化 (TE: Trigger enable) ビット。TE が設定された場合、リフレッシュ・レートは外部トリガー入力によってコントロールされ、REFRATE レジスタのコンテンツは無視されます。トリガー間隔の最大値の要件はありません。

FRAMECNT レジスタはシーケンスを繰り返す回数を設定します。フレームは、対応するリフレッシュ・レートが設定されたシーケンスとして定義されます。前述したように、フレームのリフレッシュ・レートは REFRATE レジスタか外部トリガーソースによってコントロールされます。

ループの間、ホストの干渉は必要なく、すべてのステータスおよびエラーレポートはアクティブなままです。フレームが完了するたびに割り込みが行われることを避けるため、SD (シーケンス完了) ビットはマスキングされます。他のエラーレポートビットはマスキングされない状態のままです。このようにして通常のトランザクションはホストの干渉なしに実行され、エラーが発生した場合はそのエラーが発生した現行バイトの STOP でレポートされます。

FRAMECNT の値に達すると CHSTATUS レジスタの FLD ビットが設定され、それ以上のトランザクションは実行されず、チャンネルはアイドル状態になります。FLD 割り込みは CTRLINTMSK レジスタの FLDMSK ビットによってマスキングされます。CTRLSTATUS ホストはレジスタにポーリングし、チャンネルがアクティブか（ループしているか）またはアイドル状態かどうかをチェックできます。

無限または長時間のループについて、ホストは次のことを行えます。

1. FRAMECNT レジスタを「00h」に設定することで、シーケンスに無限ループを設定できます。各フレームは REFRATE 設定の後、または TE ビットが設定されている場合はトリガー入力後に送信されます。ループモードを終了する場合、ホストは CONTROL レジスタで STO ビットまたは STOSEQ ビットを設定します。
2. フレームは継続的に、FRAMECNT と REFRATE が「00h」に設定されている場合はバック・ツー・バックで、送信されます。ループモードを終了する場合、ホストは CONTROL レジスタの STO ビットまたは STOSEQ ビットを設定します。

8.4.1 REFRATE コントロールでのルーピング

REFRATE レジスタを使用している場合（TE ビットは 0）、リフレッシュ・レートのタイミングは内部的にコントロールされます。STA ビットが設定されるとただちに START コマンドがシリアルバスで送信され、続けてシーケンスが送信されます。その後コントローラは START コマンドを発行し、続けて REFRATE 値に達するたびに格納されているシーケンスを発行します。シーケンス全体がシーケンス完了（Sequence Done）状態となるように、REFRATE には十分な時間を設定することが重要です。リフレッシュ・レートが小さすぎるとフレームエラー（FE）ビットが設定され割り込みが生成されます。FE ビットはマスキングできますが、マスキングすることによりシリアルインターフェースで好ましくない結果が生じる恐れがあります。FE ビットをマスキングするとループモードの処理は継続され、FE フラグは設定されたままとなります。ループモードを終了するには、STO または STOSEQ ビットを設定します。

8.4.2 Trigger コントロールでのルーピング

PCU9669 にはトリガー入力があります。CONTROL レジスタのトリガー有効化（TE）ビットは、外部トリガーの利用をコントロールするために使います。トリガー入力があるとき、トリガーは REFRATE レジスタのコンテンツを上書きし、STA ビットの設定時にトリガーを開始します。このため、STA ビットの設定とトリガーの検出の間に大きな遅延が発生する場合があります。トリガーエッジを検出するとコントローラは START コマンドを発行し、格納されているシーケンスがシリアルバスで伝送されます。トリガーはフレームのタイミングをコントロールするので、シーケンスがシーケンス完了（Sequence Done）状態となるようにトリガーには十分な時間が必要です。

シーケンスがバスを通じてアクティブに伝送されている間にトリガーエッジが検出された場合はフレームエラー（FE）ビットが設定され、割り込みが生成されます。FE ビットはマスキングできますが、マスキングすることによりシリアルインターフェースで好ましくない結果が生じる恐れがあります。FE ビットをマスキングするとループモードの処理は継続され、FE フラグは設定されたままとなります。トリガーエッジ検出の極性は、CONTROL レジスタの TP ビットでコントロールします。トリガーモードを終了するには、STO または STOSEQ ビットを設定します。

8.5 バスエラー (Fm+ チャンネルのみ)

適切にデザインされている I²C バスシステムであれば、バスエラーはほとんど発生しません。PCU9669 には堅牢なエラー検出メカニズムが実装されていて、たとえば SDA や SCL が外部ソースによって LOW にされた場合や、不正 START や STOP 条件がバスに出現した場合など、ハングアップ状態を検出します。

8.5.1 SDA (DAE) の LOW レベルによる I²C バスの障害

コントロールされていないソース (たとえばビット同期化外のスレーブデバイス) によって SDA が LOW となった場合、I²C バスのハングアップが発生します。SDA ラインがバス上の他のデバイスによって利用できなくなった場合、SCL ラインに追加のクロックパルスを送送することで解決できません (図 11 を参照)。SDA スタック障害検出は、START 条件または Repeated START 条件の間のみ有効です。

自動復旧ビットが設定されている場合 (AR = 1)、エラーが検出されると PCU9669 は 9 つのクロックパルス、続けて STOP 条件を送信します (図 11 を参照)。スレーブが SDA ラインを LOW にしてリリースすると PCU9669 は通常の START 条件を送信し、STATUSx_n レジスタの TA ビットが設定され、シリアル伝送が継続されます。スレーブが SDA ラインを LOW にしてリリースしない場合、PCU9669 はバスエラーであると判断し、CHSTATUS レジスタの DAE ビットを設定し、割り込みシグナルを生成して SCL および SDA ラインをリリースします。

エラー検出時に自動復旧ビットがリセットされた場合 (AR = 0)、PCU9669 はバスエラーをロードし (CHSTATUS レジスタの DAE ビットを設定)、割り込みシグナルを生成し、SCL および SDA ラインをリリースします。ステータスレジスタを読み出すと、ホストはバス復旧ビットを「1」に設定することでバス復旧シーケンスを強制実行します (BR = 1)。PCU9669 は SCL ラインで追加のクロックパルスを送送し、ホストは STA ビットを設定して伝送を再開しなければなりません。

SDA が利用できないとき (LOW に設定) に Repeated START 条件が伝送された場合、PCU9669 は上記の処理を実行します。いずれの場合も START 条件が正常に実行された後に TA ビットが伝送され、通常のシリアル伝送が継続されます。自動復旧ビットが設定されている場合 (AR = 1)、バスのハングアップの問題解決にホストは関与しません。

AR ビットを設定するか BR を設定することでバス復旧シーケンスを強制実行してバスを復旧できない場合は、スレーブまたはシステムをリセットする必要があります。

注意: AR ビットが設定され SDA スタック LOW が検出された場合、自動復旧の後、シーケンス内で障害が発生した場所から通常どおり処理が継続されます。AR ビットが「0」でマニュアルによるバス復旧を実行した場合、トランザクションはシーケンスの最初から再開されます。




図 11. SDA の LOW レベル (AR = 1) を原因とするバス障害からの復旧

8.5.2 SCL (CLE) の LOW レベルによる I²C バスの障害

コントロールされていないソースによって SDA または SCL が LOW となった場合、I²C バスのハングアップが発生します。バス上のデバイスによって SCL ラインが使用できなくなった場合 (LOW となった場合)、それ以上のシリアル伝送はできません。PCU9669 は、このタイプの問題を解決できません。この問題は、SCL バスラインを LOW にしているデバイスが解決しなければなりません。このタイプの問題の解決には、スレーブまたはシステムのリセットが必要となることもあります。

SCL ラインが LOW となっている時間がタイムアウト値に達すると、PCU9669 はこれをバスエラーと判断し、[7.5.1.15 章「TIMEOUT — タイムアウトレジスタ」](#)の説明にしたがった処理が行われます。

バス復旧機能 (BR ビットを設定) は SCL スタック LOW エラーには何の効果も持ちません。

8.5.3 不正 START または STOP (SSE)

デバイスの起動時に CTRLRDY レジスタを「00h」に設定すると、すぐに不正 START または STOP 検出機能がアクティブになります。SSE 条件は監視され、移行を開始したのがバスコントローラではない場合にこれが検出されます。

SSE は、不正な場所に START 条件または STOP 条件がある場合に発生します。不正な場所の例には、アドレスバイトやデータ、または確認ビットのシリアル伝送中があります。

SSE 状況が検出されると PCU9669 は SDA および SCL ラインをリリースし、割り込みフラグを設定し、チャンネルステータスレジスタの SSE ビットを設定します (CHSTATUS)。

8.6 パワーオンリセット

V_{DD} に電力が供給されると、内部パワーオンリセット (Power-On Reset) は V_{DD} が V_{POR} に達するまで PCU9669 をリセット状態に置きます。この時点で、リセット状態はリリースされ、PCU9669 はパワーアップ初期化フェーズに入り次の処理が実行されます。

1. オシレータおよび PLL の再初期化
2. 内部レジスタの初期化の実行
3. メモリスペースのゼロ化

完全なパワーアップ初期化フェーズの実行には t_{rst} を要します。この間、パラレルポートを通じた PCU9669 への書込みは無視されます。ただしパラレルポートの読出しは可能です。このため、PCU9669 のパラレルポートに接続しているデバイスは CTRLRDY レジスタにポーリングできます。

8.7 グローバルリセット

PCU9669 をデフォルト状態に戻すリセットには 2 つの方法があります。

- $\overline{\text{RESET}}$ ピンを最低 t_{w(rst)} の間 LOW にする。
- パラレルソフトウェアリセットシーケンスを使用する ([図 12](#) を参照)。ホストはバスコントローラへの連続する 2 つのパラレルバス書込みを通じ、ターゲットチャンネルの CTRLPRESET レジスタに書き込まなければなりません。最初のバイトは「A5h」、次のバイトは「5Ah」です。




図 12. パラレルソフトウェアリセットシーケンス

RESETハードウェアピンとグローバルソフトウェアリセット機能の挙動はパワーオンリセットと同じで、完全なパワーアップ初期化フェーズが 8.6 章の説明のとおり実行されます。RESETピンには、デバイスの適切な動作を保証するための内部プルアップレジスタ（直列のダイオードを通じて実行）があります。このピンをフローティング状態にすることはできず、必ず駆動させておく必要があります。

8.8 チャンネルリセット

上記のチップリセットオプションに加え、各チャンネルはそのチャンネルの PRESETレジスタのプログラミングによって個別にリセットできます（図 13 を参照）。チャンネルは、デフォルトのパワーアップ状態にリセットされます。ホストはバスコントローラへの連続する 2 つの平行バス書込みを通じ、ターゲットチャンネルの PRESETレジスタに書き込まなければなりません。最初のバイトは「A5h」、次のバイトは「5Ah」です。






図 13. I²C バスチャンネルパラレルソフトウェアリセットシーケンス

8.9 I²C バスタイミング図

図 14 および 図 15 は、PCU9669 の一般的なタイミング図です。



9. I²C バスの特性

I²C バスは、異なる IC またはモジュール間における 2 方向の 2 ライン通信をサポートします。2 ラインとはシリアルデータライン (SDA) とシリアルクロックライン (SCL) で、デバイスの出カステージへ接続する場合、どちらのラインもプルアップ抵抗を通じてプラスの電源へ接続する必要があります。データの伝送は、バスがビジーでない場合にのみ開始します。

9.1 ビット転送

クロックパルスごとに 1 データビットが伝送されます。クロックパルスが HIGH の間 SDA ラインは安定していることが必要で、この間にデータラインに変動があるとコントロール信号であると判断されます (図 16 を参照)。




図 16. ビット伝送

9.1.1 START 条件および STOP 条件

バスがビジーでないとき、データラインとクロックラインはどちらも HIGH であることが必要です。クロックが HIGH の間におけるデータラインの HIGH から LOW への移行は、START 条件として定義されます (S)。クロックが HIGH の間におけるデータラインの LOW から HIGH への移行は、STOP 条件として定義されます (P) (図 17 を参照)。




図 17. START 条件および STOP 条件の定義

9.2 システムコンフィギュレーション

メッセージを生成するデバイスをトランスミッタと呼び、これを受信するデバイスをレシーバと呼びます。メッセージをコントロールするデバイスはマスタで、マスタがコントロールするデバイスをスレーブと呼びます (図 18 を参照)。




図 18. システムコンフィギュレーション

9.3 アクノリッジ

START 条件と STOP 条件の間にトランスミッタからレシーバに転送されるデータバイト数に制限はありません。8 ビットで構成される各バイトには、1 ビットのアクノリッジビットが続きます。アクノリッジビットはトランスミッタがバスに送る HIGH レベルで、マスタは追加のアクノリッジ関連クロックパルスを生成します。

アドレス指定されたスレーブレシーバは、各バイトの受信後にアクノリッジを生成しなければなりません。マスタも、スレーブトランスミッタからの各バイトの受信後にアクノリッジを生成する必要があります。アクノリッジを行うデバイスは、アクノリッジ関連クロックパルスが HIGH の間に SDA ラインが LOW で安定するように、アクノリッジクロックパルスの間に SDA ラインを下げる必要があります。このとき、セットアップ時間と保留時間も考慮しなければなりません。

マスタレシーバは、スレーブに送信された最後のバイトに対するアクノリッジを生成しないことによって、データが終了したことをトランスミッタに通知しなければなりません。この場合、トランスミッタはデータラインを HIGH にしておくことでマスタが STOP 条件を生成できるようにする必要があります。




図 19. I²C バスでの確認

10. I²C バスの特性 — Ultra Fast-mode (UFm)

PCU9669 UFm バスは 2 ワイヤプッシュプルシリアルバスで、50 kHz から 5 MHz の単方向データ伝送をサポートします。UFm プロトコルは、START、スレーブアドレス、コマンドビット、9 番目のクロック、STOP ビットで構成された I²C バスプロトコルをベースにしています。コマンドビットは書込み専用で、9 発のクロックのデータビットは HIGH です。またこのバスは単方向通信のため ACK サイクルは無視されます。2 ワイヤのプル-プルドライバは UFm クロック (USCL) とデータ (USDA) で構成され、ラインの正常な終端のためには外部シリーズ抵抗が必要です。この UFm バスは、ハイパフォーマンスなシングルマスタマルチドロップアプリケーション用にデザインされています。




図 20. USCL、USDA 出力の簡略図

外部レジスタは、UFm バスの特性インピーダンスに基づいて選択されます。たとえばラインの特性入カインピーダンスが 175 Ω の場合であれば、175 Ω のシリーズ抵抗を使用できます。ドライバの出力抵抗はおよそ 50 Ω なので、使用するシリーズ抵抗の値は 125 Ω になります。最終的な抵抗値は、バスの電気長およびタイミング特性に合わせたシグナル設定時間によっても変わります。抵抗値が大きくなるとシグナルが最終的な有効値となるまでの時間が長くなり、小さくなるとバスのオーバーシュートおよびリングングとなります。I²C バスのルーティングおよびシリーズ抵抗の選択は、注意深く検討する必要があります。

10.1 ビット転送

クロックパルスごとに 1 データビットが伝送されます。クロックパルスが HIGH の間 USDA ラインは安定していることが必要で、この間にデータラインに変動があるとコントロールシグナルであると判断されます (図 21 を参照)。




図 21. UFm I²C バスビット伝送

10.2 START 条件および STOP 条件

バスがビジーでないとき、データラインとクロックラインはどちらも HIGH であることが必要です。クロックが HIGH の間におけるデータラインの HIGH から LOW への移行は、START 条件として定義されます (S)。クロックが HIGH の間におけるデータラインの LOW から HIGH への移行は、STOP 条件として定義されます (P) (図 22 を参照)。




図 22. START 条件と STOP 条件の定義 – UFM I²C バス

10.3 アクノリッジ (9 番目のクロック)

UFM バスは、トランスミッタとしてのみ機能します (単方向)。START 条件と STOP 条件の間にトランスミッタからレシーバに伝送されるデータバイト数に制限はありません。実際のデータ 8 ビットで構成された各バイトにはダミービットが続きます。ダミービットはトランスミッタがバスに送る HIGH レベルで、関連クロックパルスを生成します。バスは単方向なので、スレーブレシーバはアクノリッジパルスを生成しません。スレーブ USCLn ピンと USDA_n ピンは入力専用です。




図 23. UFM I²C バスでのアクノリッジ

11. JTAG ポート

PCU9669 には JTAG IEEE 1149.1 対応ポートが実装されていて、すべてのシグナル (TDI、TMS、TCK、 $\overline{\text{TRST}}$ 、TDO) にアクセスできます。利用できる機能は、ボードレベルの継続性テストの実行など EXTEST 機能のみです。デバイスのデバッグ / エミュレーション機能はサポートされていません (たとえば INTEST コマンド)。JTAG ポートは、プリント回路基板製造中の境界スキャンテスト (すなわちオープン / ショート) で使用します。

サポートしている EXTEST JTAG インストラクションは次のとおりです。

- BYPASS
- EXTEST
- IDCODE
- SAMPLE
- PRELOAD
- CLAMP
- HIGHZ

境界スキャンを使用しない場合、JTAG ピンは**必ず**次の状態にしなければなりません。

- TDI, TCK, TMS: V_{DD}
- $\overline{\text{TRST}}$: V_{SS}

12. アプリケーション デザインイン情報




図 24. アプリケーション図(80C51 を使用)

12.1 具体的なアプリケーション

PCU9669 は I²C バスコントローラへのパラレルバスで、スマートデバイスに統合された I²C バスポートがなく、またデザイナーが I²C バスポートを Bit-Bang で使用したくない場合に、スマートデバイスが I²C バスまたは SMBus コンポーネントとインターフェースが取れるようにデザインされています。PCU9669 を使用してスマートデバイスへの I²C バスポートを追加することもでき、これによって PCF8584、PCA9564、PCA9665 に高い周波数、低い電圧への移行パスを提供できるとともに、パラレルデータの 8 ビットをシリアルバスに変換することで、PCB 上で複数のトレースが実行される状況を避けることができます。

12.2 I²C バスポートの追加

下図(図 25)に示すとおり、PCU9669 は I²C バスまたはコンポーネントとのインターフェースが必要なマイクロコントローラ、マイクロプロセッサ、カスタム ASIC、DSP などのために、パラレルデータの 8 ビットを単一のマスタ対応 I²C バスポートに変換します。




図 25. 追加 I²C バスポートアプリケーションの追加

12.3 I²C バスポートの追加

PCU9669 を使用して、8 ビットパラレルデータを追加の単一マスタ対応 I²C バスポートに変換できます (図 26 を参照)。たとえばマイクロコントローラやマイクロプロセッサ、カスタム ASIC、DSP などにすでに I²C バスポートがあるけれども、さらに追加の I²C バスや SMBus コンポーネント、もしくは同じバス上に置けない複数のコンポーネント (たとえば各バスが最大の能力を発揮できるように 100 kHz のスレーブと 400 kHz のスレーブを別々のバスに置いている場合など) とのインターフェースのために、1 つまたは複数の I²C バスポートを追加したい場合に使用できます。




図 26. 追加 I²C バスポートアプリケーションの追加

13. 絶対最大定格

表 37. 制限値
絶対最大定格 (IEC 60134) に基づく

シンボル	パラメータ	条件	最小	最大	単位
V _{DD}	電源電圧		-0.3	+4.6	V
V _{DD(I/O)}	入出力電源電圧	I ² C バス I/O ピンの電源リファレンス	-0.3	+7.0	V
V _I	入力電圧	パラレルバスインターフェース	-0.3	+4.6	V
		I ² C バスピン	[1]	-0.3	+7.0
I _I	入力電流	任意の入力	-10	+10	mA
I _O	出力電流	任意の出力	-10	+10	mA
I _{OSH}	ハイレベルショート出力電流	I/O D0 ~ D7	-	106	mA
I _{OSL}	ローレベルショート出力電流	I/O D0 ~ D7	-	110	mA
P _{tot}	許容損失		-	300	mW
P _{out}	出力ごとの許容損失		-	50	mW
T _{stg}	保存温度		-65	+150	°C
T _{amb}	動作周囲温度	動作中	-40	+85	°C

[1] 5.5 V の定常状態電圧許容値(入出力)は、供給電圧がある場合にのみ有効です。4.6 V の定常状態電圧許容値(入出力)は、供給電圧がない場合です。

14. 電気的特性

表 38. 電気的特性
V_{DD} = 3.0 V to 3.6 V; T_{amb} = -40 °C から +85 °C; 他に特に指定がない限り。

シンボル	パラメータ	条件	最小	標準	最大	単位	
供給							
V _{DD}	電源電圧	パワーアップおよびパワーダウンの間の単一電源、立上げ時間(t _{ramp}): 5 μs < t _r < 20 ms (5 % V _{DD(min)} to 95 % V _{DD(min)})	3.0	-	3.6	V	
V _{DD(PLL)}	PLL 電圧	PLL バイアス電圧	3.0	-	3.6	V	
V _{DD(I/O)}	入出力電源電圧	I ² C バス I/O ピンの電源リファレンス	3.0	-	5.5	V	
I _{DD}	電源電流	動作モード、負荷なし	-	15	25	mA	
I _{DD(I/O)}	I/O 電流	V _{DD(I/O)} = 5.5 V; VDD = 3.6V, I/O スイッチングなし	-	-	1	mA	
V _{POR}	パワーオンリセット電圧	LOW から HIGH	-	2.75	-	V	
		HIGH から LOW	-	2.60	-	V	
入力 WR、RD、A0 から A7、CE、TRIG							
V _{IL}	LOW レベル入力電圧		0	-	0.3V _{DD}	V	
V _{IH}	HIGH レベル入力電圧		[1]	0.7V _{DD}	-	3.6	V
V _{hys}	ヒステリシス電圧		0.1V _{DD}	-	-	V	
I _L	リーク電流	入力; V _I = 0 V または 3.6 V	-1	-	+1	μA	
C _i	入力容量	V _I = V _{SS} または V _{DD}	-	2.0	4.5	pF	

表 38. 電気的特性 ... 続き

$V_{DD} = 3.0\text{ V to }3.6\text{ V}$; $T_{amb} = -40\text{ }^{\circ}\text{C}$ から $+85\text{ }^{\circ}\text{C}$; 他に特に指定がない限り。

シンボル	パラメータ	条件	最小	標準	最大	単位
入力 RESET						
V_{IL}	LOW レベル入力電圧		0	-	$0.3V_{DD}$	V
V_{IH}	HIGH レベル入力電圧		[1] $0.7V_{DD}$	-	3.6	V
V_{hys}	ヒステリシス電圧		$0.1V_{DD}$	-	-	V
I_L	リーク電流	入力; $V_I = 0\text{ V}$ または 3.6 V	-1	-	+75	μA
C_i	入力容量	$V_I = V_{SS}$ または V_{DD}	-	2.0	4.5	pF
入力/出力 D0 から D7						
V_{IL}	LOW レベル入力電圧		0	-	$0.3V_{DD}$	V
V_{IH}	HIGH レベル入力電圧		$0.7V_{DD}$	-	3.6	V
I_{OH}	HIGH レベル出力電流	$V_{OH} = V_{DD(IO)} - 0.4\text{ V}$	3.2	-	-	mA
I_{OL}	LOW レベル出力電流	$V_{OL} = 0.4\text{ V}$	2.0	-	-	mA
I_L	リーク電流	入力; $V_I = 0\text{ V}$ または 5.5 V	-1	-	+1	μA
C_{io}	入力/出力静電容量	$V_I = V_{SS}$ または V_{DD}	-	2.8	5	pF
USDAn および USCLn						
I_{OL}	LOW レベル出力電流	$V_{OL} = 0.4\text{ V}$	5	-	-	mA
I_{OH}	HIGH レベル出力電流	$V_{OH} = V_{DD(IO)} - 0.4\text{ V}$	4.8	-	-	mA
C_{io}	入力/出力容量	$V_I = V_{SS}$ または $V_{DD(IO)}$	-	5.6	7	pF
R_{ON}	ON 抵抗		-	50	-	Ω
I_L	リーク電流	$V_{DD} = 3.6\text{ V}$	-1	-	+1	μA
		$V_{DD} = 5.5\text{ V}$	-10	-	+10	μA
SDAn および SCLn						
V_{IL}	LOW レベル入力電圧		0	-	$0.3V_{DD(IO)}$	V
V_{IH}	HIGH レベル入力電圧		[1] $0.7V_{DD(IO)}$	-	5.5	V
I_L	リーク電流	入力/出力; $V_I = 0\text{ V}$ または 3.6 V	-75	-	+1	μA
		入力/出力; $V_I = 0\text{ V}$ または 5.5 V	-75	-	+1	μA
I_{OL}	LOW レベル出力電流	$V_{OL} = 0.4\text{ V}$	30	-	-	mA
C_{io}	入力/出力容量	$V_I = V_{SS}$ または $V_{DD(IO)}$	-	5.6	7	pF
出力 INT						
I_{OL}	LOW レベル出力電流	$V_{OL} = 0.4\text{ V}$	6.0	-	-	mA
I_L	リーク電流	$V_O = 0\text{ V}$ または 3.6 V	-1	-	+75	μA
C_o	出力容量	$V_I = V_{SS}$ または V_{DD}	-	3.8	5.5	pF

[1] 5.5 V の定常状態電圧許容値(入出力)は、供給電圧がある場合にのみ有効です。4.6 V の定常状態電圧許容値(入出力)は、供給電圧がない場合です。

15. 動的特性

表 39. 動的特性 (3.3 volt)^{[1][2][3]}

$V_{DD} = 3.3 V \pm 0.3 V$; $T_{amb} = -40\text{ }^{\circ}\text{C}$ から $+85\text{ }^{\circ}\text{C}$; 他に特に指定がない限り。

シンボル	パラメータ	条件	最小	標準	最大	単位
初期化タイミング						
$t_{init(po)}$	パワーオン初期化時間	$V_{DD} \geq 3.0 V$	-	-	650	μs
t_{init}	初期化時間	チャンネルソフトウェアリセットからのチャンネル初期化時間	-	-	70	μs
		POR、RESET、またはグローバルソフトウェアリセット (Global Software Reset) 無効化からのコントローラ初期化時間	-	-	650	μs
RESET タイミング						
$t_{w(rst)}$	リセットパルス幅		4	-	-	μs
t_{rst}	リセット時間		[4][5]	-	-	μs
INT タイミング						
$t_{as(int)}$	割り込み有効時間		-	-	500	ns
$t_{das(int)}$	割り込み有効解除時間		-	-	100	ns
TRIG タイミング						
$t_{w(trig)}$	トリガーパルス幅	HIGH または LOW	100	-	-	ns
バスタイミング (図 27 および図 29 を参照)						
$t_{su(A)}$	アドレスセットアップ時間	\overline{RD} , \overline{WR} LOW まで	0	-	-	ns
$t_{h(A)}$	アドレスホールド時間	\overline{RD} , \overline{WR} LOW から	14	-	-	ns
$t_{su(CE_N)}$	\overline{CE} セットアップ時間	\overline{RD} , \overline{WR} LOW まで	0	-	-	ns
$t_{h(CE_N)}$	\overline{CE} ホールド時間	\overline{RD} , \overline{WR} LOW から	0	-	-	ns
$t_{w(RDL)}$	\overline{RD} LOW パルス幅		40	-	-	ns
$t_{w(WRL)}$	\overline{WR} LOW パルス幅		40	-	-	ns
$t_{d(DV)}$	データ有効遅延時間	\overline{RD} および \overline{CE} LOW の後	-	-	45	ns
$t_{d(QZ)}$	データ出力浮動遅延時間	\overline{RD} または \overline{CE} HIGH の後	-	-	7	ns
$t_{su(Q)}$	データ出力セットアップ時間	\overline{WR} の前	5	-	-	ns
$t_{h(Q)}$	データ出力ホールド時間	\overline{WR} HIGH の後	2	-	-	ns
$t_{w(RDH)}$	\overline{RD} HIGH パルス幅		40	-	-	ns
$t_{w(WRH)}$	\overline{WR} HIGH パルス幅		40	-	-	ns

[1] パラメータは指定の温度および電圧範囲について有効です。

[2] すべての電圧はグラウンド (V_{SS}) を基準にしています。テストでは、すべての入力は 0 V と 3.0 V の間で振れ、移行時間は最大 5 ns。すべての時間計測は入力電圧 1.5 V、図 27 および図 29 の出力電圧で実施。

[3] 出力のテスト条件: $C_L = 50\text{ pF}$; $R_L = 500\text{ }\Omega$, オープンドレイン出力を除く。
 オープンドレイン出力のテスト条件: $C_L = 50\text{ pF}$; $R_L = 1\text{ k}\Omega$, V_{DD} ヘブルアップ。

[4] バスでアクティブに通信しながらリセットを実行するとグリッチまたは不規則な STOP 条件が発生する恐れがあります。

[5] リセットに伴う完全遅延は t_{rst} および SDA と SCL バスについて一定の RC 時間の合計です。




図 27. バスタイミング(読出しサイクル)




図 28. パラレルバスタイミング(書込みサイクル)




表 40. I²C バス周波数およびタイミング仕様

すべてのタイミング制限は動作供給および外気温度範囲内において有効; V_{DD} = 2.5 V ± 0.2 V および 3.3 V ± 0.3 V; T_{amb} = -40 °C から +85 °C; V_{IL} および V_{IH} を参照、入力電圧は V_{SS} から V_{DD}。

シンボル	パラメータ	条件	Standard-mode I ² C バス		Fast-mode I ² C バス		Fast-mode Plus I ² C バス		Ultra Fast-mode I ² C バス		単位
			最小	最大	最小	最大	最小	最大	最小	最大	
f _{SCL}	SCL クロック周波数	[1]	0	100	0	400	0	1000	0	5000	kHz
t _{BUF}	STOP および START 条件間のバスのフリー時間		4.7	-	1.3	-	0.5	-	0.08	-	μs
t _{HD,STA}	ホールド時間 (Repeated) START 条件		4.0	-	0.6	-	0.26	-	0.05	-	μs
t _{SU,STA}	Repeated START 条件のセットアップ時間		4.7	-	0.6	-	0.26	-	0.05	-	μs
t _{SU,STO}	STOP 条件のセットアップ時間		4.0	-	0.6	-	0.26	-	0.05	-	μs
t _{HD,DAT}	データホールド時間		0	-	0	-	0	-	10	-	ns
t _{VD,ACK}	データ有効確認時間	[2]	0.1	3.45	0.1	0.9	0.1	0.45	[3]	[3]	μs
t _{VD,DAT}	データ有効時間	[4]	100	-	100	-	100	-	10	-	ns
t _{SU,DAT}	データセットアップ時間		100	-	100	-	100	-	30	-	ns
t _{LOW}	SCL クロックの LOW 期間		4.7	-	1.3	-	0.5	-	0.05	-	μs
t _{HIGH}	SCL クロックの HIGH 期間		4.0	-	0.6	-	0.26	-	0.05	-	μs
t _r	SDA シグナルと SCL シグナルの立下り時間	[5][6]	-	300	20 + 0.1C _b [7]	300	-	120	[8]	50	ns
t _f	SDA シグナルと SCL シグナルの立上り時間		-	1000	20 + 0.1C _b [7]	300	-	120	[8]	50	ns
t _{SP}	入力フィルタで抑制する必要があるスパイクの幅	[9]	-	50	-	50	-	50	[10]	[10]	ns

[1] 最小 SCL クロック周波数はバスタイムアウト機能による制限を受け、SCL が TIMEOUT の時間 LOW となっていると CLE エラーが生成されます。

[2] t_{VD,ACK} = SCL LOW から SDA (出力) LOW への ACK シグナルの時間

[3] t_{VD,ACK} は Ultra Fast-mode (UFM) I²C バスには適用できません。

[4] t_{VD,DAT} = SCL LOW に続いて SDA データが有効である最低時間

[5] SCL 立下りエッジの未定義領域のプリジキングをするため、マスタデバイスが内部的に SDA シグナルへ最低 300 ns のホールド時間を提供しなければなりません (SCL シグナルの V_{IL} を参照)。UFM チャネルには適用されません。

[6] SDA および SCL バスラインの最大 t_r は 300 ns に規定されます。SDA 出力ステージの最大立下り時間 t_f は 250 ns です。これによって、規定されている最大 t_r を超えることなくシリーズ保護抵抗を SDA_n ピンと SCL_n ピンおよび SDA/SCL バスラインの間で接続できるようになります。UFM チャネルには適用されません。

[7] C_b = 1 バスラインの合計静電容量 (pF)

[8] UFM シグナルの一般的な立上り / 立下り時間は 25 ns - 20 % レベルから 80 % (立上り時間) または 80 % レベルから 20 % レベル (立下り時間)。

[9] SDA_n および SCL_n 入力の入力フィルタによるノイズスバイクによるノイズ抑制は 50 ns 未満。

[10] t_{SP} は Ultra Fast-mode (UFM) I²C バスには適用できません。




図 30. I²C バスのタイミングの定義




図 31. I²C バスタイミング図

16. テスト情報




表 41. テストデータ

テスト	条件	負荷		S1
		C_L	R_L	
$t_{d(QZ)}$	Dn 出力アクティブ LOW	50 pF	500 Ω	$V_{DD} \times 2$
	Dn 出力アクティブ HIGH	50 pF	500 Ω	オープン




表 42. テストデータ \overline{INT}

テスト	負荷		S1
	C_L	R_L	
$t_{as(int)}$	50 pF	1 kΩ	V_{DD}
$t_{das(int)}$	50 pF	1 kΩ	V_{DD}

17. パッケージ外形

LQFP48: plastic low profile quad flat package; 48 leads; body 7 x 7 x 1.4 mm

SOT313-2




図 34. パッケージ外形 SOT313-2 (LQFP48)

18. 取扱いに関する情報

すべての入力ピンと出力ピンは、通常の取扱い環境下で ESD(静電放電)から保護されます。取扱いにおいて、JESD625-A または同等の標準の規定にしたがって適切な注意を払うことが必要です。

19. SMD パッケージのはんだ付け

ここでは、複雑なテクノロジーの概略を非常に簡単に説明します。IC のはんだ付けに冠する詳細は、アプリケーションノート AN10365 『Surface mount reflow soldering description』を参照してください。

19.1 はんだ付けの概要

はんだ付けは、PCB (プリント基板) にパッケージを固定して電子回路を作成する最も一般的な方法の 1 つです。はんだ付けされた部分は物理的・電氣的の両方で接続されます。すべての IC パッケージに理想的な単一のはんだ付け方法はありません。たとえばウェーブ方式は 1 枚のプリント配線基板にスルーホールと SMD (表面実装デバイス) がある場合に好まれる方法ですが、ファインピッチ SMD に適した方法ではありません。また小型化の進展に伴い使われるようになったリフロー方式は、スモールピッチおよび高密度に適した方法です。

19.2 ウェーブ方式とリフロー方式

ウェーブはんだ付けははんだ浴中の波面に接触通過させてはんだ付けする方法で、次の場合に適しています。

- スルーホールコンポーネント
- PCB 表面に実装するリード SMD またはリードレス SMD

ウェーブ方式ではんだ付けできない SMD もあります。はんだボール付きのパッケージやボディの下にはんだランドがある一部のリードレスパッケージなどは、この方式を適用できません。またリード付き SMD でリードのピッチが 0.6 mm より狭いものは、ブリッジの恐れが高まるためウェーブ方式を使えません。

リフロー方式はプリント基板にはんだペーストを印刷し、その上に部品を載せてから熱を加えてはんだを溶かす方法で、リード付きパッケージ、はんだボール付きパッケージ、リードレスパッケージに適用できます。

ウェーブ方式とリフロー方式の両方の主な特性は次のとおりです。

- 基板の仕上げ、はんだマスク、バイアを含む基板の仕様
- はんだシーフおよび方向を含むパッケージのフットプリント
- 湿度に対するパッケージの感度レベル
- パッケージ配置
- 検査および修理
- リードフリーはんだ対 SnPb はんだ

19.3 ウェーブはんだ付け

ウェーブ方式の主な特性は次のとおりです。

- 接着剤およびフラックスの適用、リードのクリンチ、基板の輸送、はんだウェーブパラメータ、コンポーネントをはんだ浴の波面に接触させる時間など、プロセスに関する課題
- 温度および不純物を含むはんだ浴の仕様

19.4 リフロー方式

リフロー方式の主な特性は次のとおりです。

- リードフリー対 SnPb はんだ – 通常、リードフリーのリフロープロセスは SnPb プロセスに比べて最低ピーク温度が高くなるので(図 35 参照)、プロセスウィンドウが狭くなります。
- 汚れ、リリース、1 枚の基板上に大きさが異なるコンポーネントが混在する場合のプロセスウィンドウの調整などはんだペーストの印刷に関わる課題。
- プリヒート、リフロー（基板をピーク温度まで加熱）、クールダウンを含むリフロー温度プロファイル。高い信頼性ではんだ付けを行うには、ピーク温度を十分高くする必要があります（はんだペースト特性）。同時に、ピーク温度はパッケージが基板またはその両方がダメージを受けないレベルの低さであることも必要です。パッケージのピーク温度はパッケージの厚さと体積に左右されます(表 43 および 44 を参照)。

表 43. SnPb 共晶プロセス (J-STD-020C より)


パッケージの厚さ (mm)	パッケージリフロー温度 (°C)	
	体積 (mm ³)	
	< 350	≥ 350
< 2.5	235	220
≥ 2.5	220	220

表 44. リードフリープロセス (J-STD-020C より)

パッケージの厚さ (mm)	パッケージリフロー温度 (°C)		
	体積 (mm ³)		
	< 350	350 to 2000	> 2000
< 1.6	260	260	260
1.6 to 2.5	260	250	245
> 2.5	250	245	245

パッキングに記載されている湿度感度に関する注意事項を必ず守ることが必要です。

リフローはんだ付けの場合、小型パッケージの方が温度が高くなるという調査結果が出ています(図 35 を参照)。



温度プロファイルの詳細は、アプリケーションノート AN10365 『Surface mount reflow soldering description』を参照してください。

20. 略語

表 45. 略語

頭字語	説明
ASIC	特定用途向け集積回路
CDM	Charged-Device Model (デバイス帯電モデル)
CPU	中央演算処理装置
DSP	デジタル信号処理
ESD	ElectroStatic Discharge (静電放電)
Fm+	Fast-mode Plus
HBM	Human Body Model (人体モデル)
I ² C バス	Inter-Integrated Circuit バス
I/O	入力 / 出力
LED	発光ダイオード
PLL	Phase-Locked Loop (フェーズロックループ)
SMBus	システム管理バス
UFm	Ultra Fast-mode

21. 改訂履歴

表 46. 改訂履歴

文書 ID	発行日	データシートステータス	変更通知	旧版
PCU9669 v.2	20110701	製品データシート	-	PCU9669 v.1
変更				
PCU9669 v.1	20110606	製品データシート	-	-

22. 法務関連情報

22.1 データシートステータス

文書ステータス [1][2]	製品ステータス [3]	定義
目標 [簡略版] データシート	開発	この文書には、製品開発について客観的な仕様からのデータが含まれています。
準備 [簡略版] データシート	適格性評価	この文書には準備仕様からのデータが含まれています。
製品 [簡略版] データシート	生産	この文書には製品仕様が含まれています。

[1] デザインを開始する前または完了する前に、最新の文書を確認してください。

[2] 簡略版データシートの詳細は下記「定義」を参照してください。

[3] 本文書に記載されているデバイスの製品ステータスは、本文書の発行後に変更されている場合があります。また、複数のデバイスの場合に異なる場合があります。製品のステータスに関する最新情報はインターネットで確認できます (<http://www.nxp.com>)。

22.2 定義

ドラフト — 文書はドラフトバージョンとしての意味しか持たず、その内容は社内でもチェック中であるとともに正式な承認が必要であるため、変更されたり追加されたりする場合があります。NXP セミコンダクターズは本文書に含まれている情報の正確性および完全性を主張または保証せず、本文書に含まれている情報を使用したことによって生じた結果に対していかなる責任も負いません。

簡略版データシート — 同じ製品タイプ番号とタイトルの完全版データシートからの抜粋です。簡単な参照用としての役割のみを果たし、完全な詳細情報は含まれていません。完全な詳細情報を網羅している完全版データシートは、お近くの NXP セミコンダクターズ オフィスまでお問い合わせください。完全版と簡略版の間に差異や不一致部分がある場合、完全版データシートが適用されます。

製品仕様 — 製品データシートに記載されている情報とデータは、NXP セミコンダクターズおよび顧客が別途書面で明示的に同意している場合を除き、NXP セミコンダクターズと顧客の間で合意されている製品の仕様を規定します。ただし、NXP セミコンダクターズの製品が製品データシートに記載されている以上の機能および品質を提供するとされている合意はいかなる状況においても無効です。

22.3 免責条項

保証および責任の限度 — NXP セミコンダクターズは本文書内の情報が正確で信頼できるものであると考えていますが、明示的であるか暗示的であるかを問わず、これらの情報の正確性または完全性についていかなる主張または保証もせず、これらの情報を使用したことによって生じた結果に対していかなる責任も負いません。

間接的、懲罰的、懲罰的、特別または結果的であるかに関係なくいかなる損害についても、また係る損害が不正行為（過失を含む）、保証、契約または他の法的理論の違反によって生じた場合であっても、NXP セミコンダクターズは一切の責任を負いません。このような損失には収益の逸失、預金の損失、事業の中断、製品の撤去や交換関連するコストまたは再作業費用などが含まれますが、これらだけに限られません。

何らかの理由により顧客が損害を被った場合、本文書に記載されている製品について顧客に対する NXP セミコンダクターズの累積的なすべての責任の上限は、NXP セミコンダクターズの「商業販売条件」の規定に準拠するものとします。

変更の権利 — NXP セミコンダクターズは、本文書で公開されている情報を通知なくいつでも変更する権利を有します。これには仕様および製品の説明が含まれますが、これらだけに限られません。本文書は、本文書の発行前に提供されたすべての情報に優先し、これらに替わるものとなります。

使用適合性 — NXP セミコンダクターズの製品は人命支援、人命や安全に関わるシステムまたは設備での使用、また NXP セミコンダクターズ製品のエラーまたは不具合が個人の死傷または財産もしくは環境への深刻な損害につながるものが合理的に予測されるアプリケーションに対して適した製品として設計、承認、保証されていません。NXP セミコンダクターズは、このような設備やアプリケーションにおける NXP セミコンダクターズ製品の使用に対していかなる責任も負わず、係る状況での使用に対するリスクは顧客が負うものとします。

アプリケーション — 本文書に記載されているこれらの製品のアプリケーションは説明のみを目的としたものであり、NXP セミコンダクターズはさらなるテストや改修なしに係るアプリケーションが特定の用途に適しているかどうかについていかなる主張も保証もしません。

顧客は NXP セミコンダクターズの製品を使用したアプリケーションおよび製品のデザインと作業に対する責任を負い、NXP セミコンダクターズはアプリケーションおよび顧客の製品デザインへの支援に対していかなる責任も負いません。顧客の予定しているアプリケーションと製品、またサードパーティとなる顧客の顧客が予定しているアプリケーションに NXP セミコンダクターズの製品が適しているかどうか、その判断に対する全責任は顧客が負うものとします。係るアプリケーションおよび製品に関連するリスクを最小限に抑えるため、顧客はデザインおよび作業に対して適切な安全対策を講じる必要があります。

NXP セミコンダクターズは、顧客のアプリケーションまたは製品もしくはサードパーティとなる顧客の顧客のアプリケーションまたは使用における欠陥や怠慢に起因するすべての怠慢、損害、コスト、問題に対していかなる責任も負いません。顧客は、顧客またはその顧客のアプリケーションおよび製品の不具合を避けるため、NXP セミコンダクターズの製品を使用したアプリケーションおよび製品について必要なすべてのテストを実施する責任を負います。係る状況について、NXP はいかなる責任も負いません。

絶対最大定格 — 1 つまたは複数の制限値（IEC60134 の絶対最大定格システムに規定）を超えるストレスは、デバイスの恒久的なダメージの原因となります。制限値はストレス定格のみとしての意味を有し、これらの条件下または推奨動作条件のセクション（ある場合）または本文書にある特性の説明に記載されている制限値を超えた（適切な）使用についての保証はありません。制限値で常時動作している場合もしくは制限値での動作が頻繁に繰り返された場合、デバイスの品質と信頼性に永続的で元に戻すことのできない影響を与えます。

商業販売条件 — 書面による有効な個別契約に基づいて合意している場合を除き、NXP セミコンダクターズ製品の商業販売は <http://www.nxp.com/profile/terms> に公開されている条件にしたがって販売されます。個別契約が結ばれた場合は、係る契約の条件のみが適用されます。顧客による NXP セミコンダクターズ製品の購入に関し、顧客が定める一般条件を適用することを NXP セミコンダクターズはここに明示的に拒否します。

販売またはライセンス提供の提案 — 本文書のいかなる部分も、いずれの著作権、特許もしくは他の工業所有権または知的財産権においても、オープンに提供または供与できる製品の販売、ライセンスの譲渡や関与を提案するものとして理解または解釈することはできません。

輸出規制 — 本文書および記載されている項目は、輸出管理法の適用を受けられる場合があります。輸出に際し、各国規制当局の事前許可が必要な場合があります。

車載環境に対する製品の非適格性 — 特定の NXP セミコンダクターズ製品が車載環境向けの製品であると本データシートに明示的に記述されている場合を除き、本製品は車載環境での使用に適した製品ではありません。本製品は車載環境のテストまたはアプリケーション要件にしたがってテストされていないとともに、これらの要件に対する適格性も持ち合わせていません。車載環境に非適格な製品を車載設備やアプリケーションに含めたり使用したりした場合、NXP セミコンダクターズはいかなる責任も負いません。

顧客が本製品をデザインインに使用し自動車仕様および規格にしたがった車載アプリケーションで使用する場合、顧客は (a) 係る車載アプリケーション、使用、仕様について NXP セミコンダクターズからの本製品に対する保証なしに使用し、(b) NXP セミコンダクターズの仕様に含まれていない車載アプリケーションに本製品を使用した場合、その全責任を負い、(c) NXP セミコンダクターズの標準保証および製品仕様に含まれていない車載アプリケーションでの NXP セミコンダクターズ製品の使用およびデザインによって生じたすべての義務、損害、不具合の生じた製品の賠償請求から NXP セミコンダクターズを完全に保護するものとします。

22.4 商標

I²C-bus — ロゴは NXP B.V. の商標です。

注意: 本文書に記載されているすべてのブランド、製品名、サービス名、商標はそれぞれの所有者の知的財産です。

23. お問い合わせ先

詳細は弊社 Web サイトをご覧ください : <http://www.jp.nxp.com/#/homepage>

お近くのオフィスの住所については電子メールでお問合せください : salesaddresses@nxp.com

24. 目次

1	はじめに	1	7.5.2.5	CTRLRDY — コントローラ準備レジスタ	32
2	特徴およびメリット	1	8	PCU9669 の動作	33
3	アプリケーション	2	8.1	シーケンス実行	33
4	オーダー関連情報	2	8.2	読みしトランザクション (Fm+ チャンネルのみ)	37
5	ブロック図	3	8.3	シーケンスの停止	37
6	ピンニング情報	4	8.4	シーケンスのルーピング	37
6.1	ピンニング	4	8.4.1	REFRATE コントロールでのルーピング	38
6.2	ピンの説明	4	8.4.2	Trigger コントロールでのルーピング	38
7	機能説明	6	8.5	バスエラー (Fm+ チャンネルのみ)	39
7.1	全般	6	8.5.1	SDA (DAE) の LOW レベルによる I ² C バスの障害	39
7.2	内部オシレータおよび PLL	6	8.5.2	SCL (CLE) の LOW レベルによる I ² C バスの障害	40
7.3	バッファについて	6	8.5.3	不正 START または STOP (SSE)	40
7.3.1	バッファ管理の前提条件	7	8.6	パワーオンリセット	40
7.3.2	バッファサイズ	7	8.7	グローバルリセット	40
7.4	エラーレポートおよび処理	8	8.8	チャンネルリセット	41
7.5	レジスタ	8	8.9	I ² C バスタイミング図	42
7.5.1	チャンネルレジスタ	13	9	I²C バスの特性	43
7.5.1.1	STATUS0_[n], STATUS1_[n], STATUS2_[n] — トランザクションステータスレジスタ	13	9.1	ビット転送	43
7.5.1.2	CONTROL — コントロールレジスタ	14	9.1.1	START 条件および STOP 条件	43
7.5.1.3	CHSTATUS — チャンネルステータスレジスタ	17	9.2	システムコンフィギュレーション	43
7.5.1.4	INTMSK — 割り込みマスクレジスタ	19	9.3	アクノリッジ	44
7.5.1.5	SLATABLE — スレーブアドレステーブルレジスタ	20	10	I²C バスの特性 — Ultra Fast-mode (UFm)	45
7.5.1.6	TRANCONFIG — トランザクションコンフィギュレーションレジスタ	20	10.1	ビット転送	45
7.5.1.7	DATA — I ² C バスデータレジスタ	21	10.2	START 条件および STOP 条件	46
7.5.1.8	TRANSEL — トランザクションデータバッファ選択レジスタ	22	10.3	アクノリッジ (9 番目のクロック)	46
7.5.1.9	TRANOFS — トランザクションデータバッファバイト選択レジスタ	22	11	JTAG ポート	47
7.5.1.10	BYTECOUNT — 伝送済および受信済バイトカウントレジスタ	23	12	アプリケーション デザインイン情報	48
7.5.1.11	FRAMECNT — フレームカウントレジスタ	23	12.1	具体的なアプリケーション	48
7.5.1.12	REFRATE — リフレッシュ・レートレジスタ	23	12.2	I ² C バスポートの追加	49
7.5.1.13	SCLL, SCLH および SCLPER、SDADLY クロックレートレジスタ	24	12.3	I ² C バスポートの追加	49
7.5.1.14	MODE — I ² C バスモードレジスタ	27	13	絶対最大定格	50
7.5.1.15	TIMEOUT — タイムアウトレジスタ	28	14	電气的特性	50
7.5.1.16	PRESET — I ² C バスチャンネルパラレルソフトウェアリセットレジスタ	28	15	動的特性	52
7.5.2	グローバルレジスタ	29	16	テスト情報	57
7.5.2.1	CTRLSTATUS — コントローラステータスレジスタ	29	17	パッケージ外形	58
7.5.2.2	CTRLINTMSK — コントロール割り込みマスクレジスタ	30	18	取扱いに関する情報	59
7.5.2.3	DEVICE_ID — デバイス ID	31	19	SMD パッケージのはんだ付け	59
7.5.2.4	CTRLPRESET — パラレルソフトウェアリセットレジスタ	31	19.1	はんだ付けの概要	59
			19.2	ウェーブ方式とリフロー方式	59
			19.3	ウェーブはんだ付け	60
			19.4	リフロー方式	60
			20	略語	61
			21	改訂履歴	62
			22	法務関連情報	63

continued >>

22.1	データシートステータス.....	63
22.2	定義.....	63
22.3	免責条項.....	63
22.4	商標.....	64
23	お問い合わせ先.....	64
24	目次.....	65

Please be aware that important notices concerning this document and the product(s) described herein, have been included in section 'Legal information'.

© NXP B.V. 2012.

All rights reserved.

For more information, please visit: <http://www.nxp.com>

For sales office addresses, please send an email to: salesaddresses@nxp.com

Date of release: 2012?11??

Document identifier: PCU9669