12-Bit GTL-/GTL/GTL+-to-LVTTL Translator

  • このページには、製造中止(生産終了)となった製品の情報が記載されています。本ページに記載されている仕様および情報は、過去の参考情報です。

製品画像を見る

製品詳細

ブロック図

図を選択する。:

GTL2107 Block Diagram

GTL2107 Block Diagram

Block diagram: GTL2107PW

Features

  • Operates as a GTL to LVTTL sampling receiver or LVTTL to GTL driver
  • Operates at GTL, GTL+ or GTL− levels
  • EN1 and EN2 enable control
  • 3.0 V to 3.6 V operation
  • LVTTL I/O not 5 V tolerant
  • Series termination on the LVTTL outputs of 30 Ω
  • ESD protection exceeds 2000 V HBM per JESD22−A114, 150 V MM per JESD22-A115, and 1000 V CDM per JESD22−C101
  • Latch-up testing is done to JEDEC Standard JESD78 Class II, Level A which exceeds 500 mA
  • Package offered: TSSOP28

購入/パラメータ










































































































ドキュメント

クイック・リファレンス ドキュメンテーションの種類.

1-5 の 6 ドキュメント

全て表示

デザイン・ファイル

クイック・リファレンス 設計・ファイルの種類.

2 設計・ファイル

サポート

お困りのことは何ですか??