アプリケーション・ノート (6)
-
UUencoding for UART ISP[AN11229]
カタログ (1)
サポート情報 (1)
-
ADC design guidelines[TN00009]
The NXP® LPC3130/3131 combine an 180 MHz ARM926EJ-S CPU core, high-speed USB 2.0 On-The-Go (OTG), up to 192 KB SRAM, NAND flash controller, flexible external bus interface, four channel 10-bit ADC, and a myriad of serial and parallel interfaces in a single chip targeted at consumer, industrial, medical, and communication markets. To optimize system power consumption, the LPC3130/3131 have multiple power domains and a very flexible Clock Generation Unit (CGU) that provides dynamic clock gating and scaling.
| | | | | |
---|---|---|---|---|---|
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
LPC3131FET180
クイック・リファレンス ドキュメンテーションの種類.
1-10 / 11 ドキュメント
コンパクトリスト
この選択アイテムには該当する結果がありません。
サインイン 許可されたセキュアファイルにアクセス。について詳しくはこちら セキュアなアクセス権.
セキュアファイルの読み込み中、しばらくお待ちください。
1-10 の 11 ドキュメント
コンパクトリスト
2 設計・ファイル
サインイン 許可されたセキュアファイルにアクセス。について詳しくはこちら セキュアなアクセス権.
セキュアファイルの読み込み中、しばらくお待ちください。
2 設計・ファイル
There are no recently viewed products to display.
閲覧履歴を表示または編集する