長期製品供給
対象製品には最低10年間の製品供給サポートが適用されます。自動車、通信、医療の各セグメント向けに開発された指定対象製品については、最低15年間の製品供給が保証されます。
デザイン・ファイル
完全な内訳を受け取ります。 eCad ファイルで製品のフットプリントなどを確認してください。
PTN3460/PTN3460I - 商用および産業用E(DP) - LVDSブリッジIC
PTN3460は、（組込み）DisplayPort (eDP) ソースとLVDSディスプレイ・パネル間の接続を可能にする（組込み）DisplayPort - LVDSブリッジ・デバイスです。DisplayPort (DP) ストリームを受信して処理し、DPからLVDSへのプロトコル変換を実行して、処理されたストリームをLVDS形式で送信します。
PTN3460には2つの高速ポートがあります。DPソース側（CPU/GPU/チップセットなど）に面する受信ポートと、LVDSレシーバ側（LVDSディスプレイ・パネル・コントローラなど）に面する送信ポートです。PTN3460は、1.62 Gbit/sまたは2.7 Gbit/sのリンク・レートでDPストリームを受信でき、1レーンまたは2レーンのDP動作をサポートできます。DPリンクのトレーニングとセットアップのために、DP補助 (AUX) チャネル・トランザクションを介してDPソースとやり取りします。
シングル・バスまたはデュアル・バスのLVDSシグナリングをサポートし、1ピクセルあたり18ビットまたは24ビットの色深度と最大112 MHzのピクセル・クロック周波数に対応します。LVDSデータ・パッキングは、VESA形式またはJEIDA形式のいずれかで行うことができます。また、DP AUXインターフェースはI²C-over-AUXコマンドを転送し、LVDSパネルとのEDID-DDC通信をサポートします。EDID ROMのないパネルをサポートするために、PTN3460はEDID ROMの動作をエミュレートして、システム・ビデオBIOSの特定の変更を回避できます。
PTN3460は、さまざまなプラットフォーム環境に最適に適応する高い柔軟性を備えています。マルチレベル設定ピン、DP AUXインターフェース、I²Cバス・インターフェースの3つの設定オプションをサポートしています。
PTN3460は、3.3 V電源のみ、またはデュアル電源 (3.3 V/1.8 V) で給電でき、0.4 mmピッチのHVQFN56 7 mm x 7 mmパッケージで供給されます。
製品詳細
特長
デバイス
- 組込みマイクロコントローラとオンチップの不揮発性メモリ (NVM) により、ファームウェアのアップデートに柔軟に対応
- LVDSパネルの電源投入（/停止）シーケンス制御
- パネルの電源投入（/停止）シーケンスのタイミング・パラメータをファームウェアで制御
- 外部のタイミング基準は不要
- EDID ROMエミュレーションにより、EDID ROMのないパネルをサポート。エミュレーションのON/OFFは設定ピンCFG4で選択
- EDID structure v1.3をサポート
- 最大7種類のEDIDデータ構造のオンチップEDIDエミュレーション
- eDP準拠のPWM信号生成またはeDPソースからのPWM信号パススルー
DisplayPortレシーバ
- DP v1.2aおよびv1.1aに準拠
- eDP v1.2およびv1.1に準拠
- 1つまたは2つのレーンを使用したメイン・リンク動作をサポート（設定ピンCFG3で選択）
- メイン・リンク・レートとして低ビット・レート (1.62 Gbit/s) および高ビット・レート (2.7 Gbit/s) をサポート
- 1 Mbit/sのAUXチャネルをサポート
- ネイティブAUXおよびI²C-over-AUXトランザクションをサポート
- EMIを最小限に抑えるための下方拡散をサポート
- 内蔵の50 Ω終端抵抗により、メイン・リンク・レーンとAUXチャネルの両方でのインピーダンス整合が可能
- 高性能の自動受信イコライゼーションにより、最適なチャネル補償、デバイス配置の柔軟性、CPU/GPUでの省電力を実現
- eDP認証オプションとして、Alternate Scrambler Seed Reset (ASSR) およびAlternate Framingをサポート
- フル・リンク・トレーニングをサポート
- DisplayPortのシンボル・エラー・レート測定をサポート
- 以下の目的でプログラミングによる柔軟なPCB配線をサポート：
- AUX P/Nスワッピング
- DPメイン・リンクのP/Nスワッピング
LVDSトランスミッタ
- ANSI/TIA/EIA-644-A-2001規格に準拠
- JEIDAおよびVESAデータ形式に準拠したRGBデータ・パッキングをサポート
- 6 MHz～112 MHzのピクセル・クロック周波数をサポート
- 最大112メガピクセル/秒のシングルLVDSバス動作をサポート
- 最大224メガピクセル/秒のデュアルLVDSバス動作をサポート
- 18 bppと24 bppの色深度オプションをサポート
- ピクセル・クロック周波数のプログラム可能な中央拡散により、EMIを最小化
- デュアルLVDSバス・モードで1920 x 1200 (60 Hz) の解像度をサポート
- プログラム可能なLVDS信号スイングにより、チャネル減衰の事前補正または省電力化が可能
- 以下の目的でプログラミングによる柔軟なPCB配線をサポート：
- LVDSバス・スワッピング
- チャネル・スワッピング
- 差動信号ペア・スワッピング
- データ・イネーブル極性のプログラミングをサポート
- EDID ROMアクセスのDDC制御、最大400 kbit/sのI²Cバス・インターフェース
制御およびシステム
- デバイスのプログラマビリティ
- より幅広い選択肢を可能にするマルチレベル設定ピン
- 標準モード (100 kbit/s) およびファスト・モード (400 kbit/s) をサポートするI²Cバス・ターゲット・インターフェース
- パワー・マネジメント
- 低消費電力状態： DP AUXコマンド・ベースの低消費電力モード (SET POWER)
- 専用ピンによるディープ省電力状態
一般
- 電源：オンチップ・レギュレータ搭載
- 3.3 V ±10%（内蔵レギュレータがオン）
- 3.3 V ±10%、1.8 V ±5%（内蔵レギュレータがオフ）
- ESD：8 kV HBM、1 kV CDM
- 動作温度範囲：-40°C～+85°C
- HVQFN56パッケージ：7 mm x 7 mm、0.4 mmピッチ、放熱および電気的グランド用の露出センター・パッド
PTN3460Iのその他の特長
- DP 1レーンまたは2レーン選択用の設定可能なCFG3
- EDID ROMエミュレーションのON/OFF選択用の設定可能なCFG4
- 産業用温度範囲：-40°C～85°C。
製品プログラム
購入/パラメータ
| | | | | |
|---|---|---|---|---|---|
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
| | | | | |
ドキュメント
クイック・リファレンス ドキュメンテーションの種類.
6 / 6 ドキュメント
コンパクトリスト
アプリケーション・ノート (1)
データ・シート (2)
-
eDP to LVDS bridge IC[PTN3460]
パッケージ情報 (2)
ユーザ・ガイド (1)
7 ドキュメント
コンパクトリスト
アプリケーション・ノート (1)
-
PTN3460 power-up reset requirement[AN11489]
データ・シート (2)
-
eDP to LVDS bridge IC[PTN3460]
パッケージ情報 (2)
ユーザ・ガイド (1)
設計・リソース
